2021年半导体会怎样发展，你看好它未来吗？

# 科技 热点评#

大家好，我是水大亦鱼大， [水大说 科技 ]创始人， 是一枚自媒体写稿人，每一篇文章都能让您读有所思，读有所获，喜欢我的文章记得点关注哦。

本文共一千多字，大家花3-5分钟就能看完，现在我们直奔主题！

那么，问题来了，这个结论从何而来呢？

接下来，我将通过三个维度来分析。

半导体是一种导电性能介于导体与绝缘体之间的材料，也是芯片的原材料。

半导体这种材料，可以制成集成电路、光电器件、分立器件、传感器等具体产品。所以半导体芯片，可以看成是一个行业。

先说下国家目标，2025年要实现芯片自给率70%，而目前只有30%，空间巨大。

从这个上面的国家目标中，我们可以看出半导体，在我国的发展前景是非常好的。

那么，问题来了，投资半导体，到底赚不赚钱？

答案：非常赚钱。

从上面的例子中，我们可以看出，投资半导体非常赚钱。

虽然，上面我们讲到了，这些年投资芯片的回报率是很高的（投资需谨慎），但是，从全行业来看，半导体和芯片并不是一个特别赚钱的行业。其实，比半导体更赚钱的行业还有很多。

同时，半导体不是谁想做就能做的，不然芯片就跟白菜一样烂大街了，这里边有很多的技术难关需要攻克。

在国内，半导体行业还有很大的发展空间，因为国家在大力扶持自主研发芯片。近年来，随着材料生产、器件制备等技术的不断突破，第三代半导体的性价比优势逐渐显现并正在打开应用市场。

未来，将广泛应用于5G基站、新能源 汽车 、特高压、数据中心等场景，而我国正好也在大力支持新能源 汽车 的发展。

国内半导体行业，未来可期！

据路透社报道，韩国政府近日表示，其目标是到2030年，实现半导体制造产业链中50%的原材料、部件和设备可以在本土采购，目前这一比例只有30%。

这是韩国尹锡悦政府芯片产业强化战略的一部分。拥有全球最大存储芯片制造商三星和SK海力士的韩国，正寻求加强供应链的资源保障和稳定性，以打造成为该领域的“超级大国”。

韩国工业部称，将扩大对芯片产业的税收激励和支持措施。韩国芯片产业计划到2026年总计投资340万亿韩元。

其中，韩国政府和私营部门将投资3000亿韩元用于小企业创新和芯片设计公司的兼并和收购，这项投资将于明年开始。韩国还将在2024年-2030年花费9500亿韩元用于开发电力和车用芯片的可行性研究，到2029年前花费1.25万亿韩元开发人工智能芯片。

此外，韩国政府将研究在作为扩大芯片生产中心的地区——包括平泽和龙仁，为电力和水供应等生产基础设施提供更多资金。韩国政府还将考虑扩大对大公司的基础设施投资予以税收减免。

根据该计划，韩国政府和私营部门将共同努力，在10年内培训至少15万芯片行业人才，以增强劳动力储备。

2019年6月底，日本突然宣布对韩国暂停3种半导体核心原材料的供应，此举对于经济处于衰退边缘的韩国来说，无疑是一记重大的打击。

虽然如今日本在半导体行业的市场份额已经被美韩两国瓜分得所剩无几，但是在韩国进口的半导体材料中，32%来自日本。日本宣布停止供应的3种核心原材料——氟聚酰亚胺、光致抗蚀剂和高纯度氟化氢，韩国对其依赖程度分别达到93.7%、91.9%和43.9%。

即便日本之后恢复了对韩国部分半导体原材料出口，但是这一事件却让韩国半导体行业深刻意识到，对国外的依赖太严重了。随随便便的一次断供，就能扼住韩国半导体行业、甚至是整个韩国经济的咽喉。韩国工业部长宋允模也表示，尽管日本已经放松了对光刻胶的出口限制，但这并不是根本的解决方案。

与日本相比，韩国半导体技术的基础本就非常薄弱，而在三星致力于争夺半导体市场之际，日本却默默将两国的技术差距进一步扩大，这才有了日本轻易扼住韩国半导体"咽喉"的局面。对日本来说，这是本国半导体受到了韩国全面威胁后必要的战争，对韩国来讲，这是背靠大树“摸着日本过河”后必然的战争，这样的战争今后也有重燃的危险。

根据韩国产业通商资源部20日数据，今年上半年韩国进口材料·关键零部件·技术装备为1300.67亿美元，其中从日本进口200.72亿美元，占比15.4%，创下开始相关统计的2012年以来最低水平。

与10年前同期的24.2%相比，韩国对日依存度下降8.8个百分点。日本2019年7月限制对韩出口高纯度氟化氢、氟聚酰亚胺、光致抗蚀剂3种关键半导体材料，一个月后将韩国踢出日本的贸易优待白名单。此后韩国在材料·零件·装备方面的对日依存度不断下降。在从2019年上半年的16.9%小幅提高到2020年下半年的17.4%后，去年上半年大跌至15.9%，同年下半年再降至15.8%。

世界前两大芯片制造集群位于韩国的首尔以南和中国台湾西海岸。每一个都是数十年来通过政府、工业界和学术界之间谨慎、持续的合作建立起来的。这种高瞻远瞩、多方利益相关者的产业政策解释了各自集群的产业主导地位。

韩国还面临着强有力的竞争者，中国凭借大力投放的资源和摆脱外国依赖的决心，想要发展其半导体产业。中国半导体产业的崛起可能会影响韩国的技术领先地位。

“就中国而言，他们在半导体领域进行了大量投资，并且在许多方面已经领先于韩国，”电子工程教授 Cho 说。有分析指出，中国的半导体产业在全 社会 的一致努力下，将快速发展，巨大的国内市场也为其提供了机会。

此外，美国、欧盟和日本也渴望通过在该领域投入数百亿美元来重新获得自己的芯片制造基地。

面对人口减少和地缘政治不确定性，韩国经济要继续增长和繁荣，全力培育其芯片产业势在必行。

2021年5月，韩国宣布了一项高达4500亿美元的芯片投资计划，被称为“K-Semiconductor Belt 战略”，旨在将国家芯片产业提升到一个新的水平。当然，行业参与者已经宣布了大部分资本支出。

时任总统文在寅当时表示，韩国“将巩固其作为世界顶级存储半导体生产国的地位，并在逻辑半导体领域也处于全球领先地位，从而实现成为韩国综合半导体强国的目标。”

这种巨额支出将不得不继续下去。韩国未来的三个战略产业（逻辑半导体、现代 汽车 和生物制药）中，半导体产业将吸收该国的大部分投资资本和人才。

韩国发展半导体产业遇到的最大的障碍可能是韩国的监管机构。地方和国家层面的官僚作风、日益严格的环境监管、当地居民的抵制和房地产机会主义都让在韩国开展业务变得困难。

例如，三星宣布在平泽新建芯片制造厂后，该公司花了近五年时间才开始建设。

与行业内的竞争国家相比，宣布和建设之间的时间差距可能只有几个月。

很难说韩国能在芯片行业的顶峰地位保持多久。但随着国家经济的繁荣和声望，它将以前所未有的方式竞争。

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

---