阈值电压的计算公式

关于阈值电压的计算公式如下：

1、在波形图上测量到ID=0.1uA时，VGS=0.356V，那么VT（ci）=0.356V；ID=1uA时，VGS=0.467V。

2、在波形图上测量到gm（max）=29.6u，此时VGS约为0.675~0.679V，就取。

MOSFET阈值电压V是金属栅下面的半导体表面出现强反型、从而出现导电沟道时所需加的栅源电压。由于刚出现强反型时，表面沟道中的导电电子很少，反型层的导电能力较弱，因此，漏电流也比较小。

阈值电压影响因素

一、背栅的掺杂

backgate的掺杂是决定阈值电压的主要因素。如果背栅掺杂越多，它的反转就越难。如果想要反转就要更强的电场，阈值电压就上升了。MOS管的背栅掺杂能通过在介电层表面下的稍微的implant来调节。这种implant被叫做阈值调整implant（或Vt调整implant）。

如果implant是由受主组成的，那么硅表面反转就更难，阈值电压因此会升高。如果implant是由施主组成的，那么硅表面反转会更容易，阈值电压降低。

如果注入的donors够多，硅表面实际上就反向掺杂了。所以，在零偏置下就有了一薄层N型硅来形成永久的沟道。随着栅极偏置电压的升高，沟道变得越来越强的反转。随着栅极偏置电压的下降，沟道变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽型NMOS。

二、电介质

电介质在决定阈值电压方面起了重要性作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压升高，而薄电介质使阈值电压降低。理论上来讲，电介质成分也会改变电场强度。但实际情况来讲，几乎所有的MOS管都用纯sio2作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成特别薄的薄膜；其他物质跟它都不能比。

三、栅极的物质成分

栅极的物质成分对阈值电压也会有所影响的。当GATE和BACKGATE短接时，电场就施加在gate oxide上。这主要是因为GATE和BACKGATE物质之间的work function差值引起的。几乎所有数实际应用的晶体管都用重掺杂的多晶si作为栅极。改变多晶硅的掺杂程度就能控制它的work function。

四、介电层与栅极界面上过剩的电荷

GATE OXIDE或氧化物和硅表面之间界面上过剩的电荷也会影响阈值电压。这些电荷中有离子化的杂质原子，捕获的载流子，或结构缺陷。电介质或者是它表面捕获的电荷会影响电场并进一步影响阈值电压。如果被捕获的电子随着时间，温度或偏置电压而变化，那么阈值电压也会随之变化。

简单的来说，阈值电压的意义是给栅极加电压后，使沟道感应出足够浓度的电子所需的电压（以N沟道增强型MOS为例）。这部分电压主要降在如下两个地方：1、绝缘介质两端，2、半导体的耗尽区沟道掺杂浓度会影响半导体内费米能级的位置，这里如果P型掺杂越重，则费米能级越靠近价带，离本征费米能级越远，表面发生反型就越困难，则半导体表面耗尽区就需要更高的压降以达到反型，所以增加沟道的掺杂会导致阈值电压的升高。界面陷阱对阈值电压的影响主要体现在其俘获电子或者空穴后，会变成固定电荷，从而导致阈值电压的变化。所以其作用和界面电荷的作用一致，只是受主陷阱电离后是负电荷，施主陷阱电离后留下的是正电荷，对阈值电压的影响正好相反。正电荷的影响参见非理情况下MOSFET的阈值电压表达式，此处不再赘述。栅长和沟道长度对阈值电压无直接影响。但是在集成电路设计过程中，沟道长度和栅长往往可调，且受限于工艺加工的特征尺寸。对于小尺寸元件，阈值电压会受到栅长和沟道长度的影响，一般来说，对于短沟道器件，沟道尺寸越短，器件关断能力越差，则阈值电压越低。

---