整合工程师是做什么的啊？

PIE：Process Integration Engineer。

也有叫PEI，颠倒一下后面两个单词而已，中文：工艺整合工程师或者制程整合工程师。

职责

主要负责提升工艺技术、提升产品质量，整合诸多个部门资源等。需要非常熟悉半导体产品的设计、制作工艺、测试流程等，通常了解半导体制造领域的所有工序工艺。

PIE的本质在于，通过WAT电性能参数异常，追溯回去，找到生产线上的异常，并与相关人员（PE，EE等）合作，解决线上异常。可以看出，PIE与PE的最大区别在于，PIE最关心的是自己的产品的WAT电性能参数的CPK稳定性，PE最关心的是自己管的制程中各种参数的CPK稳定性，所以PIE的强项在于电性能参数和全套制程流程的结合。

因此不难看出，PIE和PE有强烈的依存关系，PIE面对的人更加多，也更加复杂。PIE也是技术到行政上的转化，当PE只安心研究自己所负责制程的技术时，PIE还要面对客户和上司的苛刻要求。从人事上讲，一个好的PIE会保护和自己合作的PE，而PE则需要配合PIE完成各项任务。

PIE需要PE为自己的实验准备程式，调试机台，提供意见……没有PE的Support，PIE不可能顺利完成任务。而PE必须按照PIE要求并配合PIE完成对新产品的尝试，或对已完成产品的回溯分析。所以PIE应该被认为是PE的一种升级，或者另一个大家默认的由来：PIE = PE + IE，(Process Engineer）+(industry Engineer）。

注： WAT电性能参数，包括Ion, Vt, Ioff, Break down voltage, Rs, Rc等等。

PE：工艺工程师。

EE：设备工程师。

CPK：过程能力指数。

工作内容

PIE的工作包括很多方面，下面是其中一些：

1.DRC,design rule check,这个其实本来不应该PIE去做， 而是应该由专门的DRC team去做， 但是实际公司不会这么考虑，他们很可能要求PIE也适当接手相关任务。这个工作不难，但是很繁琐，每个fab有自己的design rule， 客户必须按照这样的rule去设计，否则fab做出来的产品肯定会有问题。所以，PIE要通过ejobview去检查每一层各种线宽，距离对不对，对gap做出判断，能否被本厂的黄光机台曝开，能否被waive（忽略），gap是由于各种原因，在job上有不该有的缝之类缺陷。

2.NTO，new tape out。意思是新产品下线，客户到fab流片，CE会告诉PIE这个产品各方面信息，PIE根据这些，去找一条最合适的制程flow，或者从已有的制程上面增减一些步骤，并且要建立WAT测试程式等等，最后新产品才能顺利的在fab制造出来。这里告诉一个很多人不知道的典故，就是为什么叫NTO？因为在2年前，那时候没有磁盘，更不要说硬盘那些了，新产品的data是记在磁带上给fab的，所以叫新磁带来了，就是新产品来了。

3.Lot owner。这是PIE的核心工作之一，我的地盘我做主，以后大家要是做PIE，一定要记住，做lot owner一定要有王者气势，自己的货自己要对它每一个细节都非常了解，从layout，testline，process，WAT，SEM，不允许任何人来指手画脚（除了自己的老板），当然自己也不要插手别人的货（除非征得别人同意），

因为自己的货出任何问题，责任都是自己一个人担。

所谓带好自己的货，就是第一，处理好run货过程中任何突发问题，第二，保证WAT电性能参数的CPK稳定性，第三，保证高良率。

4.查WAT和CP的case。这是PIE最有技术含量的核心工作之一。这个工作很复杂，以后另外告诉大家。大概就是当WAT参数或者CP 良率出问题时， 通过逻辑，经验分析，结合WAT data，找出线上出问题的步骤；如果当以上方法都失败的时候，就要自己去设计实验，通过特殊的方法去找到问题和解决办法， 当然工作量会很大。

5.technology transfer.这是PIE最痛苦的核心工作，因为很容易MO。一般来讲，成功转移一个技术，可以为公司创造巨大的利润，因为很多时候，都是客户需要，但是fab这边的产品qual不过，所以有钱也赚不到。

QUAL是非常苛刻的，需要WAT，Cp，process要非常稳定才行，而这些是最考验PIE素质的，在建立生产线的时候，一个细节不注意，就有可能QUAL不过，客户就有被其他fab抢走。

6.其他。PIE工作远不止以上那些，PIE最麻烦的就是杂事多，Q来audit一个CD大了，要去处理；客户要求半夜开会（一般是美国的），要去开；平时还要做很多report，签R/C。有时候觉得比PE，EE要累很多，因为他们只需要负责眼前的自己的模块。

本征载流子就是本征半导体中的载流子，即电子和空穴，即不是由掺杂所产生出来的载流子。也就是说，本征载流子是由热激发——本征激发所产生出来的，即是价电子从价带跃迁到导带而产生出来的；它们是成对产生的，所以电子和空穴的浓度始终相等。 本征半导体，从物理本质上来说，也就是两种载流子数量相等、都对导电起同样大小的半导体。因此，未掺杂的半导体是本征半导体，但是掺有杂质的半导体在一定条件下也可能成为本征半导体（只要两种载流子的浓度相等）。 对于掺有杂质的n型或p型半导体，其中的多数载流子主要就是由杂质电离所提供，而其中的少数载流子则是由本征激发所产生的。因此，在杂质全电离情况下，多数载流子浓度基本上与温度无关，但少数载流子则随着温度将指数式增大。

半导体器件中iso区是浅沟道隔离。能实现高密度的隔离，深亚微米器件和DRAM等高密度存储电路。在器件制作之前进行，热预算小，STI技术工艺步骤类似LOCOS，依次生长SiO2淀积Si3N4涂敷光刻胶，光刻去掉场区的SiO2和Si3N4。利用离子刻蚀在场区形成浅的沟槽。进行场区注入，再用CVD淀积SiO2填充沟槽，用化学机械抛光技术去掉表面的氧化层，使硅片表面平整化。工艺复杂，要回刻或者CMP。

---