半导体材料有哪些? 解析半导体材料的种类和应用

半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。很多人一直有疑问，半导体材料有哪些? 半导体材料有哪些实际运用?今天小编精心搜集整理了相关资料，来专门解答大家关于半导体材料的疑问，下面一起来看一下吧!

一、半导体材料有哪些?

常用的半导体材料分为元素半导体和化合物半导体。元素半导体是由单一元素制成的半导体材料。主要有硅、锗、硒等，以硅、锗应用最广。化合物半导体分为二元系、三元系、多元系和有机化合物半导体。二元系化合物半导体有Ⅲ-Ⅴ族(如砷化镓、磷化镓、磷化铟等)、Ⅱ-Ⅵ族(如硫化镉、硒化镉、碲化锌、硫化锌等)、Ⅳ-Ⅵ族(如硫化铅、硒化铅等)、Ⅳ-Ⅳ族(如碳化硅)化合物。三元系和多元系化合物半导体主要为三元和多元固溶体，如镓铝砷固溶体、镓锗砷磷固溶体等。有机化合物半导体有萘、蒽、聚丙烯腈等，还处于研究阶段。

此外，还有非晶态和液态半导体材料，这类半导体与晶态半导体的最大区别是不具有严格周期性排列的晶体结构。制备不同的半导体器件对半导体材料有不同的形态要求，包括单晶的切片、磨片、抛光片、薄膜等。半导体材料的不同形态要求对应不同的加工工艺。常用的半导体材料制备工艺有提纯、单晶的制备和薄膜外延生长。

　　二、半导体材料主要种类

半导体材料可按化学组成来分，再将结构与性能比较特殊的非晶态与液态半导体单独列为一类。按照这样分类方法可将半导体材料分为元素半导体、无机化合物半导体、有机化合物半导体和非晶态与液态半导体。

1、元素半导体：在元素周期表的ⅢA族至ⅦA族分布着11种具有半导性半导体材料的元素，下表的黑框中即这11种元素半导体,其中C表示金刚石。C、P、Se具有绝缘体与半导体两种形态B、Si、Ge、Te具有半导性Sn、As、Sb具有半导体与金属两种形态。

2、无机化合物半导体：分二元系、三元系、四元系等。 二元系包括：①Ⅳ-Ⅳ族:SiC和Ge-Si合金都具有闪锌矿的结构。

　　3、有机化合物半导体：已知的有机半导体有几十种，熟知的有萘、蒽、聚丙烯腈、酞菁和一些芳香族化合物等，它们作为半导体尚未得到应用。

　　4、非晶态与液态半导体：这类半导体与晶态半导体的最大区别是不具有严格周期性排列的晶体结构。

　　三、半导体材料实际运用

制备不同的半导体器件对半导体材料有不同的形态要求，包括单晶的切片、磨片、抛光片、薄膜等。半导体材料的不同形态要求对应不同的加工工艺。常用的半导体材料制备工艺有提纯、单晶的制备和薄膜外延生长。

半导体材料所有的半导体材料都需要对原料进行提纯，要求的纯度在6个“9”以上，最高达11个“9”以上。提纯的方法分两大类，一类是不改变材料的化学组成进行提纯，称为物理提纯另一类是把元素先变成化合物进行提纯，再将提纯后的化合物还原成元素，称为化学提纯。物理提纯的方法有真空蒸发、区域精制、拉晶提纯等，使用最多的是区域精制。化学提纯的主要方法有电解、络合、萃取、精馏等，使用最多的是精馏。由于每一种方法都有一定的局限性，因此常使用几种提纯方法相结合的工艺流程以获得合格的材料。

绝大多数半导体器件是在单晶片或以单晶片为衬底的外延片上作出的。成批量的半导体单晶都是用熔体生长法制成的。直拉法应用最广，80%的硅单晶、大部分锗单晶和锑化铟单晶是用此法生产的，其中硅单晶的最大直径已达300毫米。在熔体中通入磁场的直拉法称为磁控拉晶法，用此法已生产出高均匀性硅单晶。在坩埚熔体表面加入液体覆盖剂称液封直拉法，用此法拉制砷化镓、磷化镓、磷化铟等分解压较大的单晶。悬浮区熔法的熔体不与容器接触，用此法生长高纯硅单晶。水平区熔法用以生产锗单晶。水平定向结晶法主要用于制备砷化镓单晶，而垂直定向结晶法用于制备碲化镉、砷化镓。用各种方法生产的体单晶再经过晶体定向、滚磨、作参考面、切片、磨片、倒角、抛光、腐蚀、清洗、检测、封装等全部或部分工序以提供相应的晶片。

以上就是小编今天给大家分享的半导体材料的有关信息，主要分析了半导体材料的种类和应用等问题，希望大家看后会有帮助!想要了解更多相关信息的话，大家就请继续关注土巴兔学装修吧!

金相切片，又名切片，cross-section, x-section, 是用特制液态树脂将样品包裹固封，然后进行研磨抛光的一种制样方法，检测流程包括取样、固封、研磨、抛光、最后提供形貌照片、开裂分层大小判断、或尺寸等数据。

主要用途：是一种观察样品截面组织结构情况的最常用的制样手段。

1： 切片后的样品常用立体显微镜或者金相测量显微镜观察 ：固态镀层或者焊点、连接部位的结合情况，是否有开裂或微小缝隙（1um以上的）；截断面不同成份的组织结构的截面形貌，金属间化合物的形貌与尺寸测量；电子元器件的长宽高等结构参数可用横截面的办法用测量显微镜测量；失效分析的时候磨掉阻碍观察的结构，可以露出需要观察的部分，例如异物嵌入的部位等，进行观察或者失效定位。

2：切片后的样品可以用于金相显微镜/SEM/EDS扫描电镜与能谱观察形貌与分析成份。

3：作完无损检测如x-ray，SAM的样品所发现的疑似异常开裂、异物嵌入等情况，可以用切片的方法来观察验证。

4：切片后的样品可以与FIB联用，做更细微的显微切口观察。

试验周期：

1、制样固化需一天时间，研磨抛光拍照半天时间，写报告几小时时间，共需2天；

2、采用快速固化需2小时，研磨抛光半天时间加上写报告时间，共需一天。

受限制因素：

  1：样品如果大于5厘米x5厘米x2厘米，就需要用切割等办法取样后再进行固封与研磨。

2：最小观察长度1微米，再小的就需要用到FIB来继续做显微切口。

3：常规固化比快速固化对结果有利，因为发热较小，速度慢，样品固封在内的受压缩彭胀力较小，固封料与样品的粘结强度高，在研磨的时候极少发生样品与固封树脂结合面开裂的情况。

4：是破坏性的分析手段，要小心 *** 作，一旦样品被固封或切除、研磨，样品就不可能恢复原貌。

金相切片试验步骤：

取样---镶嵌---切片---抛磨---腐蚀---观察。

深圳市三昊仪器设备有限公司--昊林

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

---