半导体电性异常与制程的关系

半导体电性异常与制程的关系,第1张

半导体电性异常与制程的关系如下。一种半导体器件的制造方法,获取预处理半导体结构,预处理半导体结构包括具有第一暴露面的金属层,金属层第一暴露面具有凸起部。在金属层第一暴露面设置保护层,保护层至少覆盖金属层除凸起部以外的其它部分。去除凸起部以在金属层上形成金属层的第二暴露面。在第一暴露面的所在区域上形成介质层,且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层。蚀刻掉凸起部,对半导体器件的金属层表面进行修整,避免凸起部影响半导体器件的后续制程,在金属层上覆盖保护层,使得半导体器件的表面平整,更有利于半导体器件的后续制程,方法简单,便于实施。

有可能中性或者阴性,如下:

第一,P型半导体和N型半导体都是不带电的 对外成电中性。

第二,之所以叫P型半导体是因为他的导电性是靠多数载流子也就是带正电的空穴体现的 空穴参与导电 所以是positive(积极的,阳性的,正的) 代表正电 也叫空穴型半导体 N是negative(消极的,阴性的,负的)的首字母代表负电 这里的正负指的是P(N)型半导体的导电性。

第三,但是当他们形成PN结时 P区掺入了比如说硼 三价元素 此时 多数载流子是空穴 载流子是可以移动的 剩下的负离子是不可移动的 所以P区带负电 这里的正负指的是他本身的带电性。

第四,P型半导体的定义是 空穴浓度大于自由电子浓度的杂质半导体,N型半导体是自由电子浓度大于空穴浓度的杂质半导体。


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/8625757.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-19
下一篇 2023-04-19

发表评论

登录后才能评论

评论列表(0条)

保存