光通信女人
光通信女人
光通信女人
这是个挺有意思的话题，器件封装厂家介绍，“我们有Bar条解理和测试”时，内心常常充满了自豪，也经常会迎来参观访问者们一句“哦”。
今天国华聊几个名词，比如激光器lot、wafer、bar、die、chip都是指哪一种形态？ 顺便聊下为什么激光器特有Bar条这个词。
半导体光芯片或者电芯片，最早都是一盘子做出来，在一个wafer上，或者叫晶元、晶圆。
无论是光模块里的激光器芯片、探测器芯片、驱动器电芯片，都是一盘一盘的做出来的。中间工艺有不同，设备不同，材料不同....
但都是一个圆盘子，早期小文【 [图文1]T218 半导体芯片制造流程与设备】，点击就可以链接。
国华之前小文说一盘子制作完成之后，整体用探针卡测试，把不良品标注（绿
光通信行业有个特殊的中间品，叫Bar条，这是什么神奇的东西呢。
比如，探测器芯片，可以直接给光一测有木有转成电，或者VCSEL是面发射，一盘子每个激光器加电，一测上面有没有光什么波长的光....。
FP、DFB是侧面发光，一盘子码的整齐的，侧面有没有光咱也看不到啊。咋办。
给它一条一条分开，侧面镀上膜做做端面处理，然后测试，好的坏的就可以区分。这个过程叫解理。
解理这个词是用在矿物质晶体上的，咱们光学的基本材料也是晶体啊，像掰巧克力一样，顺着纹理稍稍用力，就解开成一条条的。
“那直接掰成一块块的测试呗”
也不是不可以，羊毛出在羊身上，你让咱供应商一把把薅羊毛可以，一根一根薅羊毛也可以，用多少人费多少时间的问题呗。
能一盘盘测试，就不愿多费人力设备一条条测，能一条一条的测就不愿意一颗一颗的测。谁家的钱也不是大风刮来的。
Bar测好，再整成小芯片，这个小芯片，一颗颗的，有叫“晶粒”、有叫“chip”，也有叫“芯片或光芯片”，还有叫“管芯”...
为甚么有个管字，其实国华也没有找到确切出处, 或者可能是激光器也好，探测器也好，本质是个PN结，也就是二极管的“管”。
管它呢继续聊，做成一颗颗芯片就可以去封装成光器件了。
哦，对，咱们还有一个词，叫lot，其实一炉子（MOCVD）不只出一盘wafer，一般几盘放一起做，叫一个批次，材料的配比相同，工艺流程相同。
这同一批次叫一个lot，有些属性是通的，
做为一个自豪的底层劳动人民，劳动人民的自豪也是分层次的，自豪程度也是略有不同。
比如，越精细的越自豪：
有材料生长能力>晶圆能力>bar条测试能力>TO封装能力>OSA组装能力>光模块设计能力
越上游越自豪(甲方掏腰包的角色）：
运营商>设备制造商>模块制造商>光器件制造商>芯片提供商>辅材配料商
资源越稀缺越自豪：
光芯片制造能力>电芯片制造能力>封装能力>芯片使用者
在国华的看法里，一个产业良性共同发展才是大道之理，共同把一个蛋糕做精美，无论做蛋糕的师傅、卖蛋糕的店员、买蛋糕的美女都会开心、掏腰包的大哥略忧伤。
一个良性产业各自做各自专业的事，多赢，成就的是一个大环境大氛围。
君不见相机产业链的翘楚‘柯达’不是败给竞争对手，而是败给另一个产业，手机业的崛起，使得每一个手机都成为了相机。
在同一个产业内，竞争是避免不了的，如果站在对手的角度审视自己、发现问题解决问题也是提升自身的一种途径，有序的竞争与协作是个好事情。
我家大哥在家总想欺负欺负我，树立一种权威，他多歇着我多干活，他管攒钱我管挣钱。家庭话语权这是红果果的竞争啊，可是谁敢揍一下国华，我家大哥能跟他玩儿命，这也是红果果的协作。
国华今天班了个门弄了个斧，见谅见谅。
封装之后的测试不熟，有FT、SLT等，具体不详，yield map一类，以前在fab的时候，看到的是结果，具体测法不详，说一下fab芯片制造完成之后的测试吧。
1，出厂必测的WAT，wafer acceptance test，主要是电性能测试，每一类晶体管的参数，电压电容电阻等，每一层金属的电阻，层间的电容等，12寸厂的晶圆抽测9颗样点，均匀分布在整个wafer上，答主熟悉的55nm技术，每一个样点上必测70~120个参数，整片wafer测完约需要10~15分钟，设备主要是安捷伦和东电的；
2，在晶圆制造过程中监测膜厚、线宽等，膜厚是13点，线宽是9点；
3，光学镜头芯片还会测试wafer的翘曲度、整体厚度值，要配合后端芯片的再制备；
4，在测试芯片（非生产性正常检测）的时候，还会测试NBTI、TDDB、GOV等；
5，其他根据芯片特性的测试。
一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。
选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：
选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：
半导体发生简并时：
（1）ND ≥ NC；NA ≥ NV；
（2）ΔED越小，简并所需杂质浓度越小。
（3）简并时施主或受主没有充分电离。
（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。
扩展资料
半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。
1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。
2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。
3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。
4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。
5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。
6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。
7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。
8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。
9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。
10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。
再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。
11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。
12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。
13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。
14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。
15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。
16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。
17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。
18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。
19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。
20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步
21、封装
参考资料来源：百度百科-半导体
参考资料来源：百度百科-简并半导体
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）