推进半导体技术发展的五大趋势

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

每年年末都会对当年度全球半导体产业情况作出回顾，同时对下一年的产业走势作出预测。在市场需求持续疲弱的底色下，叠加了中美战略博弈对抗升级，以及国内疫情防控等超预期因素冲击，毫无疑问2022年的全球半导体行业是极其艰难的一年。

面对2023年，WSTS、ICinsights、Gartner等知名分析机构都给出了悲观预测，甚至认为全球半导体行业正走向自2000年互联网泡沫后的最大衰退。

在对2023年全球半导体产业发展悲观预期如此一致的情况下，最大的不确定性可能就在于国内半导体行业将会如何发展？尤其是在政治因素正在最大限度的干扰半导体行业自身规律的情况下，有必要对2023年及以后的全球及国内半导体产业发展趋势作出分析和预判，也欢迎各位一起讨论。

全球经济向中低速增长回归，半导体行业缺乏基础驱动力。新冠疫情爆发以来的3年，全球GDP平均增长速度下降接近50%，除此之外，俄乌冲突、通胀攀升和央行货币政策紧缩等也引发世界性的全面经济衰退，预计2023年及未来一段时间全球经济将向GDP增速低于3%的中低速增长回归。半导体行业作为充分反映全球经济的风向标，未来有可能将长期陷入缺乏宏观经济基本面支撑的困局，2023年全球半导体行业将可能迎来5%-10%的负增长，而以后2-3年也将维持在低于8%的低速区间徘徊运行。

市场创新出现断层危机，引发技术创新投入边际报酬递减。2023年全球半导体产业仍然面临“需求创新困境”持续低迷，基于PC、手机、消费电子等市场的渐进式创新已经进入衰退期，增量空间显著收窄，如同手机、PC等可以支撑半导体技术快速迭代升级的下一代现象级市场尚未成熟和全面爆发，市场端的创新需求出现“断层”。而当前结构性的技术变化依然主要停留在工程层面，并未发生能够在短期内扩张总体经济空间的重大基础技术革命，因此同业竞争会更趋近于零和博弈，技术创新投入遵循边际报酬递减规律，部分国家对先进技术的高成本投入将逐步趋缓。

中美战略对抗日益升级，“科技脱钩”引发供应链低效率。2023年中美半导体领域的博弈有望迎来短时间的战略缓冲期，但随着美国2024年大选临近，美国仍会间歇性的联合其盟友以国家安全理由对中国半导体产业进行升级压制与围堵。除半导体关键设备、基础工业材料及零部件等供应链环节外，还可能涉及到新能源汽车、数字新基建等更广泛领域，短期内中国半导体产业高端化升级面临的“卡脖子”困境更加严重。而行政繁冗的内政环境可能会影响美国芯片政策的落实进程，联邦与各州对半导体产业设置的繁杂法律限制短期内很难出现根本性改变[1]，全球供应链也由此进入2-3年的低效率调整期，资本支出大幅缩减。

产业格局“西进东出”，半导体人才等资源面临全球紧缺。2023年全球集成电路产业链布局的成本与效率导向势必要让位于安全原则和韧性偏好，出现了区域化与短链化同步、产业格局“西进东出”的趋势，以中国大陆为中心的东亚半导体产业链与布局可能面临更大不确定性，不少跨国半导体企业将重新思考既往布局与未来规划问题，由此引发了半导体人才等资源的全球短缺和风险偏好明显弱化。美国及其盟国将进一步升级半导体“人才隔离”的措施，中国有可能面临高水平半导体人才加速流失的极大困境，东南亚及欧洲、日韩等地区则由此受益。

国内市场呈现复苏潜力，防疫政策变化或在年底引发反d。2023年上半年国内半导体市场会有较大压力，除受到全球经济衰退影响以外，防疫政策约束下的消费不振、美国打压政策的延续性影响会持续发酵，影响产业信心和动力。随着两会后防疫政策调整逐步见效，短期内产业驱动力依然受到疫情升温的抑制，但部分产品领域需求环境可能会在3-6个月后有所改善，芯片库存压力会在2023年下半年以后逐步释放。2023年底国内有望受益于疫情影响力度大幅减弱、消费信心阶段性恢复以及去库存完成等影响，迎来小规模反d，芯片设计及封装测试等产业链环节、手机、消费电子、工业半导体、数据中心等应用领域的行情逐步恢复向好。

产业链高端替代是主线，前沿创新和基础突破关注度倍增。2023年产业链高附加值环节的国产替代依然是主线，基本替代逻辑从前些年的资本驱动转由内循环市场驱动，更多国内新基建、新能源、数字经济、信息消费场景的整机系统厂商将加速推进国产芯片的验证和采购，泛信创市场覆盖范围进一步扩大到金融、电力、轨道交通、运营商等领域。半导体设备、材料及零部件等供应链环节以及存储器等高端通用芯片受到美国管制新规影响，国产化进度进入到动态调整期，制造、设备企业对国内基础材料和零部件企业的支持力度明显提升，验证进度加快。同时，对Chiplet/先进封装、PIC光子集成电路、MRAM/RRAM新兴存储器、RISC-V计算架构、氧化镓等前沿创新和基础领域的关注度将大幅增加。

部分企业面临生存困境，“内卷”领域加速启动并购整合。2023年半导体行业过剩的投机资本将对这个赛道不再感兴趣，Pre-IPO项目、美籍高管为主项目、已出现头部企业或者多家上市公司的赛道项目中部分将面临融资困境，部分优质项目可能会因估值受影响而主动关闭融资窗口，进一步压低资本的投资偏好。产业中涌现出更多的潜在并购整合机会，上市公司和相关联的产业基金成为主要推手。在MCU、蓝牙/WIFI、射频前端、显示驱动、电源管理芯片等创企数量众多、中低端替代已经实现、头部企业优势明显的产品领域有望出现以上市公司推动的并购整合。而在估值、企业经营成本、技术门槛都高的一些大芯片领域，有可能出现由基金推动的并购整合。

打好“市场”“体制”牌，新一轮产业政策周期酝酿待发。2000年的“18号文”，2011年的“新4号文”，2014年的《纲要》以及2020年的“新8号文”共同构成了我国半导体产业政策体系的关键节点，并不断推动产业可持续发展。产业政策的重要性不仅在于解决特定领域关键技术有无问题，更要解决相应创新体制和生态的塑造问题。在中美战略博弈升级、半导体供应链形势不确定性显著增强、国内市场需求不振等多方面因素影响下，2023年国内新一轮半导体产业政策周期有望酝酿开启。

这篇文章我写的异常艰难，一是因为当前形势下很多内容和观点不方便书写，二是因为对2023年的悲观预期已成共识，似乎也没什么好写。但我总认为，无论是行业周期、疫情政策还是美国遏制如何影响，都还是要对我国半导体产业保持相对乐观的态度，要尝试在碎玻璃渣子里找糖吃，在苦日子里寻得一抹阳光。

要想中国半导体成功突破低端锁定，既不可能通过速战速决抄近路的战略，也无法通过继续依附于美国主导的全球半导体供应链体系获得，只能以坚定的战略意志，借由建设涵盖体制-技术-市场多重创新的内循环体系来实现，这势必是个“持久战”。

无论是中国还是美国，始终还是要回到全球化的轨道上，这是半导体产业的基本规律。那时的全球化将会赋予中国全然不同的角色，给予中国企业更多公平竞技的机会，进入更广阔的新兴市场；同时，中国也可以将更广大的世界纳入我们自己搭建的创新和产业共同体，实现真正的国际国内双循环。

---