芯片的发展历史(一)

芯片的发展历史(一),第1张

芯片的发展历史(一)

第一,本人不是从事芯片产业工作的,只是理工科毕业,知道一些,但是对于芯片及技术方面的,大部分是不懂的。

第二,文中会提到很多上市公司,只是作为一个分析,不做买卖参考。如果有人要去 *** 作,一定自己研究一下基本面,我尽量保证引用的资料正确,但是买卖 *** 作还是要自己负责。

近期在研究半导体产业链,所以想写一些文章,尤其是希望能够分享自己研究的心得,希望大家能够多多支持。

本文主要是讲讲芯片技术的发展。

半导体产业中,集成电路(IC)占比超过80%,所以集成电路基本上等同于半导体产业。所以经常说到的芯片,集成电路,IC,半导体产业都是同一个意思,都是是指将一定数量的元器件及其连线,通过半导体工艺集成在一起的具有特定功能的电路,可细分为逻辑电路、存储器、微处理器、模拟电路。

半导体技术从19世纪开始诞生,发展至今扮演着越来越重要的角色,我们日常所熟知的手机(移动终端)、宽带(网络通信)、摄像头(安防监控)等都跟IC有关,就连美国硅谷的诞生也跟IC有关。

1、半导体技术发展的基础

半导体导电能力随着温度、光照条件、输入电压(电流)和掺入杂质的不同而发生很大变化,这四大特性的发现顺序分别如下:

1833年:法拉第发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现;

1839年:法国贝克莱尔发现半导体和电解质接触形成的结,在光照下会产生一个电压,这就是半导体的第二个特性:光生伏特效应;

1873年:英国的史密斯发现硒晶体材料在光照下电导增加的光电导效应,这是半导体的第三种特性;

1874年:德国布劳恩观察到某些硫化物的导电有方向性,也就是半导体的整流效应,也是半导体所特有的第四种特性。

半导体的这四个特性,虽在1880年以前就先后被发现了,但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。

直到1947年12月,人类 历史 上的第一个半导体点接触式晶体管才诞生于美国贝尔实验室,从此开创了人类的硅文明时代。

半导体的这四个特性,虽在1880年以前就先后被发现了,但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。

直到1947年12月,人类 历史 上的第一个半导体点接触式晶体管才诞生于美国贝尔实验室,从此开创了人类的硅文明时代。

2、半导体技术发展历程

常见的半导体材料有硅、锗、砷化镓等。世界上最早的电子产品是由电子真空管组成的,具有体积大、易碎、密封性差等一系列 缺点,以硅晶圆材料为衬底制作的晶体管具有固态、体积小、质量轻、耗电低且寿命长的优点,被人们发现成为替代真空管的最佳材料,得到广泛应用。

从晶体管到集成电路再到高度集成。晶体管的出现开启了半导体工业的 篇章,接着将分立器件集成化、缩小结构尺寸、提升数量、降低功耗, 成为技术发展的迫切需求,集成电路应运而生。所谓集成电路,是指在 单个半导体晶片上,将晶体管、电阻、电容及连接线等有机结合的电路 结构,其本质上是晶体管制造工艺的延续。集成电路、分立器件、被动 元件以及各类模组器件通过 PCB 板连接,又构成了智能手机、PC 等各 类电子产品的核心部件。集成电路的出现,在一定程度上预示着半导体 工业走向规模产业化和技术上的成熟,也预示着半导体技术向微电子技 术方向上的演变。随着工艺水平和封装技术的提升,集成电路又逐步由 小规模(SSI)、中规模(MSI),逐步发展至大规模(LSI)、特大规模 (VLSI)乃至巨大规模(GSI)。当前,半导体产业经过半个多世纪的发 展,不仅带来了世界经济与技术的飞速发展,也带来了整个 社会 的深刻 变革,从日常使用的电子产品到航空航天,处处都有半导体的身影。可 以毫不夸张的说,半导体技术是现代电子信息技术发展的原动力和重要基础。

三、硅谷的诞生及仙童半导体的传奇

业内都说“先有仙童后有硅谷”要了解美国硅谷的发展史,那就绕不过早期的仙童半导体公司

1955年,“本世纪最伟大发明”的“晶体管之父”的肖克利(W.Shockley)博士离开贝尔实验室, 肖克利回到了自己的家乡圣克拉拉(Santa Clara)谷,并创建“肖克利半导体实验室”。

世界英才慕名而来,最后肖克利在各领域的天才与精英中,确定了公司创立之初的八位成员,而这八位初创成员也是后来对硅谷乃至世界范围产生深远影响的“八叛将”(The Traitorous Eight):罗伯特·诺伊斯(Robert Noyce)、戈登·摩尔(Gordon Moore)、谢尔顿·罗伯茨(Sheldon Roberts)、朱利亚斯·布兰克(Julius Blank)、尤金·克莱纳(Eugene Kleiner)、金·赫尔尼(Jean Hoerni)、杰·拉斯特(Jay Lsat)、维克多·格里尼克(Victor Grinnich)。

1960s“八叛徒”离开肖克利成立了仙童半导体公司。到了1969年,“八叛将”的叛变精神再次燃烧,随着布兰克的出走,当初创立仙童的 “八叛将”也尽数离开了仙童半导体公司。一时间,仙童迎来了大量的离职潮,也由此孕育了更多的半导体公司的诞生。

(1)1961年,赫尔尼、拉斯特和罗伯特出走,三人创办了Amelco,就是后来的Teledyne(泰瑞达),从事半导体测试业务。

(2)1962年,克莱纳离开,创办了Edex以及后来知名的风险投资公司凯鹏华盈(KPCB)。

(3)鲍勃.韦勒,1966年离开仙童加入美国国家半导体公司。查尔斯·斯波克,1967年离开仙童加入美国国家半导体公司,任CEO。

(4)到了1968年,诺伊斯带着戈登·摩尔与工艺开发专家安迪·格鲁夫(Andrew S·Grove)离开了仙童半导体公司,而由他们三人所创立的公司就是由仙童衍生出来的公司中最为人所熟知的IT业巨头——英特尔(Intel)。

(5)仙童销售部门主任杰里·桑德斯(Jerry Sanders)带着几名员工创立了AMD半导体公司,成为英特尔的主要竞争对手。

(6)美国国家半导体(现已被TI收购),Altera(现已被英特尔收购)等的创始人都出自仙童半导体公司。

得到仙童半导体八位联合创始人支持的公司数量超过2000家,其中包括Instagram,Palantir,Pixar,Nest,Whatsapp,Yammer,以及苹果(乔布斯的创业得到过仙童半导体创始人的潜心指导,在此就不赘述了)。

乔布斯对仙童的评价:“仙童半导体公司就像棵成熟了的蒲公英,你一吹它,这种创业精神的种子就随风四处飘扬了”

到2013年为止,由仙童公司直接或间接衍生出来的公司共达到了92家,而其中上市的30家公司的市值更是超过了2.1万亿美元,产值甚至超过了当年的一些发展中国家GDP。

可以说是仙童给旧金山湾区带来了半导体产业,因为半导体的材料是硅,所以加州这个原本拗口的“圣塔克拉拉谷”,在上世纪70年代开始被更多的人称之为——硅谷(Silicon Valley)。

总之,以上就是芯片的发展历程,包括技术上的发展及硅谷的诞生。后面从产业链的转移角度,回顾芯片的发展。

过去几十年,全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求,以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先,5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告,这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用,比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下,GPU预计将实现更快增长。例如,2020年3月,互联网流量增长了近50%,法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求,将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外,这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变,以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用,将为半导体技术续命8到10年…

在接下来的8到10年里,CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻,可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时),多模式EUV光刻将不可避免地增加了晶圆成本。最终,我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化,从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷,如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射,从而提高吞吐量和成本。

为了加速高NA EUV的引入,我们正在安装Attolab,它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装,预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外,如果没有前沿线端(FEOL)设备架构的创新,摩尔定律就无法延续。如今,FinFET是主流晶体管架构,最先进的节点在6T标准单元中有2个鳍。然而,将鳍片长度缩小到5T标准单元会导致鳍片数量减少,标准单元中每个设备只有一个鳍片,导致设备的单位面积性能急剧下降。这里,垂直堆叠纳米薄片晶体管被认为是下一代设备,可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL,这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间,轨道高度可以进一步缩放。与传统的HVH设计相反,另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T,之后充分利用cell层面上的第三维度,互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下,逻辑性能的提高会慢下来

有了上述的创新,我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下,节点到节点的性能改进——被称Dennard缩放比例定律,Dennard缩放比例定律(Dennard scaling)表明,随着晶体管变得越来越小,它们的功率密度保持不变,因此功率的使用与面积成比例;电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速,并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外,imec还着眼于在纳米片和叉片装置中加入应力,以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能,因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景,每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明,这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流,我们着重改善通道生长质量,在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟,这些已经成为性能改善的重要瓶颈。为了提高通径电阻,我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时,我们筛选了各种替代导体,如二元合金,它作为‘good old’ Cu的替代品,以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域,通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题,可在受形状因素限制的系统中添加功能,或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓,SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM),它由堆叠的DRAM芯片组成,这些芯片通过短的interposer链路直接连接到处理器芯片,例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠, AMD 7nm Epyc CPU。在未来,我们希望看到更多这样的异构SOC,它是提高芯片性能的最佳桥梁。

在imec,我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新,在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来,我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代,在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区,我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合,相信在不久的将来,键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法,互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力,使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2),并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合,它具有高公差和放置精度。

由于SoC变得越来越异质化,一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示,2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后,这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长,主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增,在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合,可能会产生更多的层,从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属,研究备用存储介质堆,提高通道电流,并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料,作为3D NAND替代高端存储应用。作为传统3D NAND的替代品,我们正在评估新型存储器的可行性。

对于DRAM,单元缩放速度减慢,EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式,imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域,我通过大量的努力来理解并最终拆除所谓的内存墙,CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM),包括自旋转移转矩(STT)-MRAM,自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM),以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战,并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度,我们还在积极研究可与磁隧道结相结合的选择器,这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同,推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据,如重新培训),以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比,边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下,一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策,系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制,这些物联网设备中的推理引擎也需要非常节能。

今天,商业上可用的边缘 AI芯片,加上快速GPU或ASIC,可达到1-100 Tops/W运算效率。对于物联网的实现,将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构,我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式,基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算,节省了来回移动数据的大量能量。2019年,我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术),实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W,我们正在研究非易失性存储器,如SOT-MRAM, FeFET和基于IGZO(铟镓锌氧化物)的存储器。


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/8718512.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-20
下一篇 2023-04-20

发表评论

登录后才能评论

评论列表(0条)

保存