半导体材料中，离子注入与离子掺杂有什么区别？

离子注入是离子参杂的一种。 随着VLSI器件的发展，到了70年代，器件尺寸不断减小，结深降到1um以下，扩散技术有些力不从心。在这种情况下，离子注入技术比较好的发挥其优势。目前，结深小于1um的平面工艺，基本都采用离子注入技术完成掺杂。离子注入技术已经成为VLSI生产中不可缺少的掺杂工艺。 ………离子注入具有如下的特点 ①可以在较低温度下（400℃）进行，避免高温处理。②通过控制注入时的电学条件（电流、电压）可以精确控制浓度和结深，更好的实现对杂质分布形状的控制。而且杂质浓度不受材料固溶度的限制。③可选出一种元素进行注入，避免混入其他杂质。④可以在较大面积上形成薄而均匀的掺杂层。同一晶片上杂质不均匀性优于1％，且横向掺杂比扩散小的多。⑤控制离子束的扫描区域，可实现选择注入并进而发展为一种无掩模掺杂技术。 …………离子注入技术应用领域 2．1 离子注入应用于金属材料改性 离子注入应用于金属材料改性，是在经过热处理或表面镀膜工艺的金属材料上，注入一定剂量和能量的离子到金属材料表面，改变材料表层的化学成份、物理结构和相态，从而改变材料的力学性能、化学性能和物理性能。具体地说，离子注入能改变材料的声学、光学和超导性能，提高材料的工作硬度、耐磨损性、抗腐蚀性和抗氧化性，最终延长材料工作寿命。离子注入提高工模具的耐磨性能、金属样品的抗疲劳性以及金属表面耐腐蚀性 2 离子注入机应用于掺杂工艺 在半导体工艺技术中，离子注入具有高精度的剂量均匀性和重复性，可以获得理想的掺杂浓度和集成度，使电路的集成、速度、成品率和寿命大为提高，成本及功耗降低。这一点不同于化学气相淀积，化学气相淀积要想获得理想的参数，如膜厚和密度，需要调整设备设定参数，如温度和气流速率，是一个复杂过程。上个世纪70年代要处理简单一个的ｎ型金属氧化物半导体可能只需6～8次注入，而现代嵌入记忆功能的CMOS集成电路可能需要注入达35次。 技术应用需要剂量和能量跨越几个等级，多数注入情况为：每个盒子的边界接近，个别工艺因设计差异有所变化。随着能量降低，离子剂量通常也会下降。具备经济产出的最高离子注入剂量是1016/cm2，相当于20个原子层。 3在SOI技术中的应用 由于SOI技术（Silicon-on-Insulation）在亚微米ULSI低压低功耗电路和抗辐照电路等方面日益成熟的应用，人们对SOI制备技术进行了广泛探索。 1966年Watanabe和Tooi首先报道通过O＋注入形成SILF表面的Si氧化物来进行器件间的绝缘隔离的可能性。1978年，NTT报道用这项技术研制出高速、低功耗的CMOS链振荡电路后，这种注O＋技术成为众人注目的新技术。从而注氧隔离技术即SIMOX就成了众多SOI制备技术中最有前途的大规模集成电路生产技术。1983年ＮＴＴ成功运用了SIMOX技术大批生产了COMSBSH集成电路；1986年ＮＴＴ还研制了抗辐射器件。这一切，使得NTT联合EATON公司共同开发了强流氧离子注入机（束流达100mA），之后EATON公司生产了一系列NV－200超强流氧离子注入机，后来Ibis公司也研制了Ibis－1000超强流氧离子注入。从此SIMOX技术进入了大规模生产年代。到了上世纪90年代后期，人们在对SIMOX材料的广泛应用进行研究的同时，也发现了注氧形成的SOI材料存在一些难以克服的缺点，如硅岛、缺陷，顶部硅层和氧化层的厚度不均匀等，从而导致了人们开始着眼于注氢和硅片键合技术相结合的智能剥离技术即SMART CUT技术的研制，上世纪90年代末期，H＋离子注入成了新的热门话题。目前虽无专门的H＋离子注入机，但随着SMART CUT工艺日趋成熟，不久将会出现专门的H＋离子注入机。 除了半导体生产行业外，离子注入技术也广泛应用于金属、陶瓷、玻璃、复合物、聚合物、矿物以及植物种子改良上。

这是电脑上的声音开关上的设置问题，你把电脑上的声音开关里的麦克风的 静音(M) 选上就可以了。还有就看你的话筒是不是有问题。

电磁干扰（EMI）和电磁兼容性(EMC)EMI(Electromagnetic Interference)，有传导干扰和辐射干扰两种。传导干扰是指通

过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过

空间把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成

电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其

他系统或本系统内其他子系统的正常工作。

自从电子系统降噪技术在70 年代中期出现以来，主要由于美国联邦通讯委员会在1990

年和欧盟在1992 提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产

品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC

（Electromagnetic Compatibility）。

什么是信号完整性(signal integrity)

信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时

候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板

级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地d、串扰等。

常见信号完整性问题及解决方法

什么是反射(reflection)

反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载

处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。源端

与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源

阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、

不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

什么是串扰(crosstalk)

串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引

发耦合电流，而感性耦合引发耦合电压。PCB 板层的参数、信号线间距、驱动端和接收端的

电气特性及线端接方式对串扰都有一定的影响。

什么是过冲(overshoot)和下冲(undershoot)

过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是

指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早

地失效。过分的下冲能够引起假的时钟或数据错误(误*作)。

什么是振荡(ringing)和 环绕振荡（rounding）

振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引

起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号

中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端

接予以减小，但是不可能完全消除。

什么是地电平面反d噪声和回流噪声

在电路中有大的电流涌动时会引起地平面反d噪声（简称为地d），如大量芯片的输出

同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的

电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个

噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开

关器件数目的增加均会导致地d的增大。 由于地电平面（包括电源和地）分割，例如地层

被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回

流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V 等。所以在多电压PCB 设计中，地

电平面的反d噪声和回流噪声需要特别关心。

在时域(time domain)和频域(frequency domain)之间有什么不同时域(time domain)是

以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管

脚的延时(delays)、偏移(skew)、过冲(overshoot)、、下冲(undershoot)以及建立时间

(settling times)。频域(frequency domain)是以频率为基准的电压或电流的变化的过程，

可以用频谱分析仪观察到。它通常用于波形与FCC 和其它EMI 控制限制之间的比较。

什么是阻抗(impedance)

阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线

上，它将阻碍它驱动，直到2*TD 时，源并没有看到它的改变，在这里TD 是线的延时

(delay)。

什么是建立时间(settling time)

建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。

什么是管脚到管脚(pin-to-pin)的延时(delay)

管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改

变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，

最大延时发生在当输出最后一个越过电压阈值(threshold) ，测量所有这些情况。

什么是偏移(skew)

信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻

辑门上时钟和数据达到的时间偏差。

什么是斜率(slew rate)

Slew rate 就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范

(如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。

什么是静态线(quiescent line)

在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰

(Crosstalk)能够引起一个静态线在时钟周期内出现切换。

什么是假时钟(false clocking)

假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通

常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

什么是IBIS 模型

IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I 曲线

的对I/O BUFFER 快速准 确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，

它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，

非常适合做振荡和串扰等高频效应的计算与仿真。

IBIS 规范最初由一个被称为IBIS 开放论坛的工业组织编写，这个组织是由一些EDA 厂

商、计算机制造商、半导体厂商和大学组成的。IBIS 的版本发布情况为：1993 年4 月第一

次推出Version1.0 版，同年6 月经修改后发布了Version1.1版，1994 年6 月在San Diego

通过了Version2.0 版，同年12 月升级为Version2.1 版，1995 年12 月其Version2.1 版成

为ANSI/EIA-656 标准，1997 年6 月发布了Version3.0 版，同年9 月被接纳为IEC 62012-

1 标准，1998 年升级为Version3.1 版，1999 年1 月推出了当前最新的版本Version3.2

版。

IBIS 本身只是一种文件格式，它说明在一标准的IBIS 文件中如何记录一个芯片的驱动

器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用BIS

模型的仿真工具来读取。欲使用IBIS 进行实际的仿真，需要先完成以下四件工作：

（1）获取有关芯片驱动器和接收器的原始信息源；

（2）获取一种将原始数据转换为IBIS 格式的方法；

（3）提供用于仿真的可被计算机识别的布局布线信息；

（4）提供一种能够读取IBIS 和布局布线格式并能够进行分析计算的软件工具。

IBIS 是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS

文件格式不能直接被Spice 工具读取）的电路仿真工具。它提供驱动器和接收器的行为描

述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS 模型来说明它

们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS 是一

个简单的模型，当做简单的带负载仿真时，比相应的全Spice 三极管级模型仿真要节省10～

15 倍的计算量。

IBIS 提供两条完整的V－I 曲线分别代表驱动器为高电平和低电平状态，以及在确定的

转换速度下状态转换的曲线。V－I 曲线的作用在于为IBIS 提供保护二极管、TTL 图腾柱驱

动源和射极跟随输出等非线性效应的建模能力。

由上可知，IBIS 模型的优点可以概括为：

1、在I/O 非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD 结构；

2、提供比结构化的方法更快的仿真速度；

3、可用于系统板级或多板信号完整性分析仿真。可用IBIS 模型分析的信号完整性问题包

括：串扰、反 射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS 尤

其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的

信号行为及一些用物理测试无法解决的情况；

4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；

5、兼容工业界广泛的仿真平台。

当然，IBIS 不是完美的，它也存在以下缺点：

1、多芯片厂商缺乏对IBIS 模型的支持。而缺乏IBIS 模型，IBIS 工具就无法工作。虽然

IBIS 文件可以手工创建或通过Spice 模型自动转换，但是如果无法从厂家得到最小上升时

间参数，任何转换工具都无能为力

2、IBIS 不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电

路；

3、IBIS 缺乏对地d噪声的建模能力。IBIS 模型2.1 版包含了描述不同管脚组合的互感，

从这里可以提取一些非常有用的地d信息。它不工作的原因在于建模方式，当输出由高电平

向低电平跳变时，大的地d电压可以改变输出驱动器的行为。

悬赏我啊~~~~

---