半导体物理学（1）

根据量子统计理论，服从泡利不相容原理的电子遵循费米统计率。对于一个能量为E的一个量子态被一个电子占据的概率为f(E)称为电子的费米分布函数。式子中的 称为费米能级或费米能量，它和温度、半导体材料的导电类型、杂质含量以及能量零点的选取有关。它可以由半导体中能带内所有量子态中被电子占据的量子态数应该等于电子总数来决定，即由统计理论证明，费米能级 是系统的化学势，即式子中， 代表系统的化学势，F是系统的自由能。上式的意义是：当系统处于热平衡状态，也不对外作功的情况下，系统增加一个电子所引起系统自由能的变化等于系统的化学势，处于热平衡的系统由统一的化学势，因此费米能级是统一的。 当T>0K时，上述结果说明，系统温度一定的情况下，如果量子态的能量比费米能级低，则概率大；反之则小。在温度为0K时电子全部分布在费米能级以下的量子态；温度不是很高时大于费米能级的量子态几乎没有电子分布。 如果我们让 ，那么会有这时候，令 ，则我们有这就是玻尔兹曼分布函数，在电子能量远大于费米能级的时候，费米分布近似为玻尔兹曼分布。对于空穴， 就是空穴的分布函数，类似的有这里表示的与电子相反，费米能级以上空穴分布多，以下分布少。 在半导体中最常遇到的是费米能级位于禁带内，故价带空穴、导带电子满足近似条件，可以用玻尔兹曼分布来计算它们的统计分布。 通常把服从玻尔兹曼统计律的电子系统称为非简并性系统，服从费米统计律的电子系统称为简并性系统。 这里首先利用推导出来的式子：这里分别表示表示电子和空穴导带底/价带顶附近的状态密度。利用:以及近似条件可得V内电子浓度 ，空穴浓度 为这里 ， 分别称为导带的有效状态密度和价带有效状态密度。 相乘后得到 的表达式为：可见，电子和空穴的浓度乘积和费米能级无关，对于一定的半导体材料，乘积只取决于温度T，与所含杂质无关。且在一定温度下，达到热平衡后乘积保持恒定。 本征半导体无杂质，因此电子和空穴成对出现。根据空穴浓度等于电子浓度有：其中 为本征半导体的费米能级。 一般温度下 不是特别的大，但结合上边式子，我们可以看出，随着温度的升高， 会迅速增大。因此 半导体对温度的敏感性很高。在实际中，半导体会有一个极限工作温度，超过这个温度会使得器件失效。一般杂质浓度高、带隙大的半导体极限温度会高。 首先杂质能级与能带中的能级有区别，施主杂质能级只能是：1、被一个有任意自旋的电子占据；2、不接受电子。施主能级不允许同时被自旋方向相反的两个电子所占据，所以不能套用玻色分布来表征统计分布。可以推导出的式子如下： 是施主杂质的基态简并度， 是受主能级的基态简并度，通常称为简并因子。 下边是分析杂质半导体时的一些参量：分析基础：（1）低温弱电离区：大部分施主杂质仍为电子占据，只有很少的施主杂质发生电离，少数施主杂质进入导带。但这个时候仍然是施主杂质提供的导带电子更多，因此本征激发的那部分可以忽略。有（2）强电离区（饱和区）：大部分杂质都几乎电离，即 ，此时， 。所以这时候有：注意，严格来说，室温下，杂质浓度比本征载流子浓度大一个数量级以上才能认为保持以杂质电离为主的情况。 （3）过渡区（4）高温本征激发区：此时本征激发的载流子数远多于杂质电离产生的载流子数。杂质浓度越高这个温度也越高。 （1）低温弱电离区：（2）强电离区（饱和区）（3）过渡区随着温度升高，n型半导体的费米能级从靠近施主杂质能级不断下移到禁带中线处；p型半导体的费米能级从靠近受主杂质能级不断上移到禁带中线处。而载流子则从以受主电离为主转化到以本征激发为主要来源。当温度一定，费米能级的位置有杂质浓度决定。这说明杂质半导体中，费米能级的位置不仅反映了半导体的导电类型，而且反映了半导体的掺杂水平。

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

---