ccd和cmos区别和优点

ccd和cmos区别：

1、灵敏度差异：由于CMOS传感器的每个像素由四个晶体管与一个感光二极管构成(含放大器与A/D转换电路)，使得每个像素的感光区域远小于像素本身的表面积，因此在像素尺寸相同的情况下，CMOS传感器的灵敏度要低于CCD传感器。

2、成本差异：由于CMOS传感器采用一般半导体电路最常用的CMOS工艺，可以轻易地将周边电路(如AGC、CDS、Timing generator、或DSP等)集成到传感器芯片中，因此可以节省外围芯片的成本。

除此之外，由于CCD采用电荷传递的方式传送数据，只要其中有一个像素不能运行，就会导致一整排的数据不能传送，因此控制CCD传感器的成品率比CMOS传感器困难许多，即使有经验的厂商也很难在产品问世的半年内突破 50%的水平，因此，CCD传感器的成本会高于CMOS传感器。

3、分辨率差异：如上所述，CMOS传感器的每个像素都比CCD传感器复杂，其像素尺寸很难达到CCD传感器的水平，因此，当我们比较相同尺寸的CCD与CMOS传感器时，CCD传感器的分辨率通常会优于CMOS传感器的水平。

例如，目前市面上CMOS传感器最高可达到210万像素的水平(OmniVision的 OV2610，2002年6月推出)，其尺寸为1/2英寸，像素尺寸为4.25μm，但Sony在2002年12月推出了ICX452，其尺寸与 OV2610相差不多(1/1.8英寸)，但分辨率却能高达513万像素，像素尺寸也只有2.78mm的水平。

4、噪声差异：由于CMOS传感器的每个感光二极管都需搭配一个放大器，而放大器属于模拟电路，很难让每个放大器所得到的结果保持一致，因此与只有一个放大器放在芯片边缘的CCD传感器相比，CMOS传感器的噪声就会增加很多，影响图像品质。

5、功耗差异：CMOS传感器的图像采集方式为主动式，感光二极管所产生的电荷会直接由晶体管放大输出，但CCD传感器为被动式采集，需外加电压让每个象素中的电荷移动，而此外加电压通常需要达到12~18V。

因此，CCD传感器除了在电源管理电路设计上的难度更高之外(需外加 Power IC)，高驱动电压更使其功耗远高于CMOS传感器的水平。举例来说，OmniVision近期推出的OV7640(1/4英寸、VGA)，在 30 fps的速度下运行，功耗仅为40mW。

而致力于低功耗CCD传感器的Sanyo公司去年推出了1/7英寸、CIF等级的产品，其功耗却仍保持在90mW 以上，虽然该公司近期将推出35mW的新产品，但仍与CMOS传感器存在差距，且仍处于样品阶段。

CCD与CMOS图像传感器各自的特点：

CCD图像传感器作为摄像器件，与摄像管相比，具有有体积小、重量轻、功耗小、寿命长、工作电压低、灵敏度高、分辨率高、动态范围宽、光敏元的几何精度高、光谱响应范围宽、抗震性和抗冲击性好、不受电磁场干扰等一系列优点。

与CCD相比，CMOS具有体积小、耗电量低、售价较低的优点。与CCD产品相比，CMOS是标准工艺制程，可利用现有的半导体设备，不需额外的投资设备，且品质可随着半导体技术的提升而进步。值得注意的是，全球晶圆厂的CMOS生产线较多，量产时也有利于成本的降低。

CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。 —————————————————————————————————————— 1963年，快捷半导体（Fairchild Semiconductor）的Frank Wanlass发明了CMOS电路。到了1968年，美国无线电公司（RCA）一个由亚伯·梅德温（Albert Medwin）领导的研究团队成功研发出第一个CMOS集成电路（Integrated Circuit）。早期的CMOS元件虽然功率消耗比常见的晶体管-晶体管逻辑电路（Transistor-to-Transistor Logic, TTL）要来得低，但是因为 *** 作速度较慢的缘故，所以大多数应用CMOS的场合都和降低功耗、延长电池使用时间有关，例如电子表。不过经过长期的研究与改良，今日的CMOS元件无论在使用的面积、 *** 作的速度、耗损的功率，以及制造的成本上都比另外一种主流的半导体制程BJT（Bipolar Junction Transistor，双载子晶体管）要有优势，很多在BJT无法实现或是实作成本太高的设计，利用CMOS皆可顺利的完成。 早期分离式CMOS逻辑元件只有“4000系列”一种（RCA 'COS/MOS'制程），到了后来的“7400系列”时，很多逻辑芯片已经可以利用CMOS、NMOS，甚至是BiCMOS（双载子互补式金氧半）制程实现。 早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStatic Discharge, ESD）的破坏。而新一代的CMOS芯片多半在输出入接脚（I/O pin）和电源及接地端具备ESD保护电路，以避免内部电路元件的闸极或是元件中的PN接面（PN-Junction）被ESD引起的大量电流烧毁。不过大多数芯片制造商仍然会特别警告使用者尽量使用防静电的措施来避免超过ESD保护电路能处理的能量破坏半导体元件，例如安装内存模组到个人电脑上时，通常会建议使用者配戴防静电手环之类的设备。 此外，早期的CMOS逻辑元件（如4000系列）的 *** 作范围可由3伏特至18伏特的直流电压，所以CMOS元件的闸极使用铝做为材料。而多年来大多数使用CMOS制造的逻辑芯片也多半在TTL标准规格的5伏特底下 *** 作，直到1990年后，有越来越多低功耗的需求与讯号规格出现，取代了虽然有着较简单的讯号接口、但是功耗与速度跟不上时代需求的TTL。此外，随着MOSFET元件的尺寸越做越小，闸极氧化层的厚度越来越薄，所能承受的闸极电压也越来越低，有些最新的CMOS制程甚至已经出现低于1伏特的 *** 作电压。这些改变不但让CMOS芯片更进一步降低功率消耗，也让元件的性能越来越好。 近代的CMOS闸极多半使用多晶硅制作。和金属闸极比起来，多晶硅的优点在于对温度的忍受范围较大，使得制造过程中，离子布值（ion implantation）后的退火（anneal）制程能更加成功。此外，更可以让在定义闸极区域时使用自我校准（self-align）的方式，这能让闸极的面积缩小，进一步降低杂散电容（stray capacitance）。2004年后，又有一些新的研究开始使用金属闸极，不过大部分的制程还是以多晶硅闸极为主。关于闸极结构的改良，还有很多研究集中在使用不同的闸极氧化层材料来取代二氧化硅，例如使用高介电系数介电材料（high-K dielectric），目的在于降低闸极漏电流（leakage current）。

---