怎么判断简并半导体？什么是简并半导体？

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

1、 简并半导体的载流子浓度：对于n型半导体，施主浓度很高，使费米能级接近或进入导带时，导带底附近底量子态基本上已被电子占据，导带中底电子书目很多， 的条件不能成立，必须考虑泡利不相容原理的作用。这时，不能再用玻耳兹曼分布函数，必须用费米分布函数来分析导带中电子的分布问题。这种情况称为载流子的简并化。发生载流子简并化的半导体称为基本半导体，对于p型半导体，其费米能级接近价带顶或进入价带，也必须用费米分布函数来分析价带中空穴的分布问题。

2、 简并时的杂质浓度：对n型半导体，半导体发生简并时，掺杂浓度接近或大于导带底有效状态密度；对于杂质电离能小的杂质，则杂质浓度较小时就会发生简并。对于p型半导体，发生简并的受主浓度接近或大于价带顶有效状态密度，如果受主电离能较小，受主浓度较小时就会发生简并。

对于不同种类的半导体，因导带底有效状态密度和价带顶有效密度各不相同。一般规律是有效状态密度小的材料，其发生简并的杂质浓度较小。

课程难点：半导体发生简并对应一个温度范围：用图解的方法可以求出半导体发生简并时，对应一个温度范围。这个温度范围的大小与发生简并时的杂质浓度及杂质电离能有关：电离能一定时，杂质浓度越大，发生简并的温度范围越大；发生简并的杂质浓度一定时，杂质电离能越小，简并温度范围越大。

基本概念：

1、 简并半导体中杂质不能充分电离：通过分析计算，室温下，n型硅掺磷，发生简并的磷杂质浓度 ，经计算，电离施主浓度 ，因此硅中只有8.4％的杂质是电离的，故导带电子浓度 。尽管只有8.4％的杂质电离，但掺杂浓度较大，所以电子浓度还是较大。简并半导体中杂质不能充分电离的原因：简并半导体电子浓度较高，费米能级较低掺杂时，远在施主能级之上，使杂质电离程度降低（参阅§3.4 杂质能级上的电子和空穴）

2、 杂质带导电：在非简并半导体中，杂质浓度不算很大，杂质原子间距离比较远，它们间的相互作用可以忽略。被杂质原子束缚的电子在原子之间没有共有化运动，因此在禁带中形成孤立的杂质能级。但是在重掺杂的简并半导体中，杂质浓度很高，杂质原子互相间很靠近，被杂质原子束缚的电子的波函数显著重叠，杂质电子就有可能在杂质原子之间产生共有化运动，从而使孤立的杂质能级扩展为能带，通常称为杂质能带。杂质能带中的杂质电子，可以通过杂质原子之间的共有化运动参加导电的现象称为杂质带导电。

3、 简并化条件：简并化条件是人们的一个约定，把 与 的相对位置作为区分简并化与非简并化的标准，一般约定：

, 非简并

， 弱简并

， 简并

有些空的地方不懂怎么输入 原版在

http://www.ise.sdu.edu.cn/readarticle.asp?NewsID=266

简并半导体(degenerate semiconductor)是杂质半导体的一种，它具有较高的掺杂浓度，因而它表现得更接近金属。对一般的掺杂情况(杂质浓度小于10的18次方 )常温下，通常的半导体都属非简并半导体。但在某些情况下，费米能级可以接近导带底(或价带顶)，甚至会进入导带(或价带)中。例如，在含施主杂质的n型半导体中，当掺杂浓度较高时，在低温弱电离区，费米能级随温度的增加，而上升到一个极大值，这个极大值就会超过导带底而进入到导带中。然后费米能级才逐渐下降。而实际上，有可能在费米能级达到最大值前后的一段温度范围内，半导体的费米能级都位于导带里。对含受主杂质浓度较高的P型半导体，同理，费米能级也有可能在极小值前后的一段温度范围里进入了价带。在这样的情况下，导带中量子态被电子占据(或价带中量子态被空穴占据)的概率非常小的条件不再成立，必须考虑泡利不相容原理的限制。这时玻耳兹曼分布函数不再适用，而必须应用费米分布函数来分析能带中的载流子统计分布问题。这种情况称为载流子简并化，发生载流子简并化的半导体称为简并半导体。

半导体中的载流子浓度越大，则当电子只占据导带底附近的一些能级、空穴只占据价带顶附近的一些能级时，就需要考虑泡里不相容原理的限制，即必须认为这些载流子应该遵从量子的统计分布--F-D分布。一是掺杂浓度较低，半导体中的载流子浓度不大，则电子只占据导带底附近的一些能级，空穴只占据价带顶附近的一些能级，不需要考虑泡里不相容原理的限制，即可认为这些载流子遵从经典的统计分布，例如n型半导体，当掺杂浓度很高时，导带中的载流子--电子的浓度很大，不可能所有的电子都分布在最低的若干个能级上，这时就需要考虑泡里不相容原理的限制--一条能级上只能有自旋相反的两个电子。这时的电子就称为是简并载流子，相应的半导体就称为简并半导体。否则，当掺杂浓度很低时，电子数量不多，则不需要考虑泡里不相容原理的限制，则为非简并状态。

---