为什么说1nm是半导体的极限?

1nm芯片不是极限。

1nm就是摩尔极限，也就是说，硅基芯片的极限精度理论上只能达到1nm，但由于自然环境的限制，其实际精度永远不可能达到1nm。

制程越小，功耗越小，在实现相同功能的情况下，发热小，电池可使用的时间更长。这就是芯片制程越来越小的主要原因。

台积电已经研发出了3nm芯片制造，本以为自己已经独占鳌头，却让人没有想到的是，近日英特尔突然宣布它们已经突破了芯片的摩尔极限，并且已经研发出三套方案，1nm不再是芯片精度的尽头。

发展：

芯片上有无数个晶体管，他们是芯片的核心，也就说，目前的技术是要把晶体管做的越来越小，这样，芯片上能容纳的晶体管就很多，芯片的性能就随之增加。

而目前最小的是1 nm栅极长度的二硫化钼晶体管。而且，并不是到1nm才会发生击穿效应，而是进入7nm节点后，这个现象就越来越明显了，电子从一个晶体管跑向另一个晶体管而不受控制，晶体管就丧失了原来的作用。

硅和二硫化钼（MoS2）都有晶体结构，但是，二硫化钼对于控制电子的能力要强于硅，众所周知，晶体管由源极，漏极和栅极，栅极负责电子的流向，它是起开关作用，在1nm的时候，栅极已经很难发挥其作用了，而通过二硫化钼，则会解决这个问题，而且，二硫化钼的介电常数非常低，可以将栅极压缩到1nm完全没有问题。

1nm是人类半导体发展的重要节点，可以说，能不能突破1nm的魔咒，关乎计算机的发展，虽然二硫化钼的应用价值非常大，但是，目前还在早期阶段，而且，如何批量生产1nm的晶体管还没有解决，但是，这并不妨碍二硫化钼在未来集成电路的前景。

半导体产业持续朝先进制程迈进，不断追求精密细小的极限挑战，以延续摩尔定律。为此，台湾地区台湾大学、台积电、美国麻省理工学院（MIT），联合研究发现二维材料结合半金属铋（Bi）能达到极低的电阻，接近量子极限，有助于实现半导体1纳米以下的艰巨挑战；且这项研究已于「自然期刊（Nature）」公开发表。

https://www.nature.com/articles/s41586-021-03472-9

目前硅基半导体主流制程，已进展至5纳米及3纳米节点，芯片单位面积能容纳的晶体管数目，也将逼近半导体主流材料「硅」的物理极限，芯片性能无法再逐年显著提升。

因此，随着硅基半导体已逼近物理极限时，全球科学界都在积极寻找其他的可能材料；而一直以来科学界都对二维材料寄予厚望，却苦于无法解决二维材料高电阻、及低电流等问题，以至于取代硅成为新兴半导体材料一事，始终是「只闻楼梯响」。

为此，台大联手台积电、MIT 共同研究，首先由MIT团队发现在二维材料上搭配半金属铋的电极，能大幅降低电阻并提高传输电流；随后台积电技术研究部门（CorporateResearch）将铋沉积制程进行优化，台大团队并运用氦离子束微影系统（Helium-ion beamlithography）将元件通道成功缩小至纳米尺寸，终于获得这项突破性的研究成果。

这项跨国合作自2019年展开，合作时间长达一年半，包括台大、台积电、麻省理工学院等皆投入研究人力，共同为半导体产业开创新路。

这项研究发现，在使用铋为接触电极的关键结构后，二维材料晶体管的效能不但与硅基半导体相当，又有潜力与目前主流的硅基制程技术相容，实有助于未来突破摩尔定律的极限。虽然目前还处于研究阶段，但该成果能替下世代芯片提供省电、高速等绝佳条件，未来可望投入人工智能、电动车、疾病预测等新兴 科技 的应用中，民众都能受惠。

过去半导体使用三维材料，其物理特性与元件结构发展到了三纳米节点，这次研究改用二维材料，其厚度可小于一纳米（一到三层原子厚），更逼近固态半导体材料厚度的极限。而半金属铋的材料特性，能消除与二维半导体接面的能量障碍，且半金属铋沉积时，也不会破坏二维材料的原子结构。

---