推进半导体技术发展的五大趋势

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

机器之心报道

编辑：维度、陈萍

作为计算机芯片的最基础构建块，晶体管的体积变得越来越小，相应地芯片速度变得更快且更加节能。当前，7nm 和 5nm 制程工艺是手机和笔记本电脑中所用芯片的主流选择。2021 年 3 月，三星公布了全球首款 3nm「SRAM 芯片」，并预计于 2022 年起量产。

在各大芯片厂商「你追我赶」的激励角逐中，IBM 率先秀出了全球首个 2nm 芯片制造技术。

5 月 6 日晚间，IBM 公布了其在半导体设计和工艺方面的一项重要突破：全球首款采用 2nm 制程工艺的芯片，有助于将半导体行业提升到一个新的水平。与当前主流的 7nm 芯片相比，IBM 2nm 芯片的性能预计提升 45%，能耗降低 75%。与当前领先的 5nm 芯片相比，2nm 芯片的体积也更小，速度也更快。

具体来说，2nm 芯片的潜在优势包括如下：

从更具体的细节来看，IBM 2nm 芯片每平方毫米容纳 3.33 亿个晶体管，对比之下，台积电 5nm 芯片每平方毫米容纳 1.713 亿个晶体管，三星 5nm 芯片每平方毫米容纳 1.27 亿个晶体管。

作为曾经一家主要的芯片制造商，IBM 现在将其芯片生产外包给了三星，但依然在纽约奥尔巴尼市保留了一家芯片制造研发中心。该中心主要负责芯片的测试运行，并与三星和英特尔签署联合技术开发协议，以使用 IBM 的芯片制造技术。此次公布的 2nm 芯片正是在这里设计和制造的。

更高的晶体管密度、全新架构设计

与 7 纳米处理器相比，IBM 推出的 2nm 芯片在相同功率下性能提升 45%，能效则要高出 75%。IBM 指出，他们是第一个分别在 2015 年、2017 年推出 7nm、5nm 的研究机构，后者已从 FinFET 升级为纳米片技术，从而可以更好地定制单个晶体管的电压特性。

IBM 表示，该技术可以将 500 亿个晶体管安装到一个指甲大小的芯片上，从而使处理器设计人员拥有更多选择，比如可以注入核心级创新来提高 AI 和云计算等前沿工作负载的功能，以及探寻硬件强制安全性和加密的新途径等。

如你们时常从其他报道中所了解的，不同的芯片代工厂（台积电、三星等）对晶体管密度有不同的定义。值得注意的是，这些关于密度的数字通常被列为峰值密度。

关于新制程中如何制造晶体管的关键技术 Gate-All-Around / nanosheet（环绕式栅极技术晶体管），虽然 IBM 还没有明确说明，但图片显示这款新的 2nm 处理器使用了 three-stack GAA 设计。

在目前的新制程竞争中，三星计划在 3nm 节点上推出 GAA（三星将自己的技术称为 MBCFET）。其计划在 2020 年底即开始 MBCFET 的风险试产，2021 年规模量产，同时在 2021 年推出第一代 MBCFET 的优化版本。台积电则仍希望在 3nm 上继续使用 FinFET ，等到 2nm 芯片才会推出 GAA。根据规划，台积电的 2nm 工艺会在 2023 年开始风险试产，2024 年量产。

相比之下，可以预见英特尔将在其 5nm 工艺上引入某种形式的 GAA。预计到 2023 年，这家公司会在 5nm 节点上放弃 FinFET，转向 GAA 环绕栅极晶体管。

正如目前大规模应用的 FinFET 工艺拯救了芯片产业，在 5nm 以下的时代，GAAFET 或将成为半导体产业继续向前发展的关键。不过，GAAFET 工艺的制造难度显然是极高的。

IBM 的 3-stack GAA 设计采用了 75nm 的单元高度，40nm 的单元宽度，单个纳米片的高度为 5nm，彼此之间间隔 5nm。栅极间距为 44nm，栅极长度为 12nm。IBM 表示，3-stack GAA 是首个采用底部介电隔离通道的设计，这使得 12nm 栅长成为可能，并且其内部的间隔器采用第二代干式工艺设计，有助于纳米片的开发。

在实施过程中，IBM 还广泛地使用 EUV 技术，并包括在芯片过程的前端进行 EUV 图案化，而不仅是在中间和后端，后者目前已被广泛应用于 7nm 工艺。重要的是，IBM 这个芯片上的所有关键功能都将使用 EUV 光刻技术进行蚀刻，IBM 也已经弄清楚了如何使用单次曝光 EUV 来减少用于蚀刻芯片的光学掩模的数量。

目前，还没有提供关于 2nm 测试芯片的细节，现阶段，它可能是一种简化的 SRAM 测试工具，逻辑不多。IBM 表示，测试设计使用 multi-Vt 方案来进行高性能和高效率的应用演示。

虽然 2nm 制程工艺的芯片在性能和能耗方面都较当前 7nm 和 5nm 更强，但很大程度上只是概念验证，离上市还有很长一段时间。在 2015 年 7 月，同样是 IBM 率先宣布制成了 7nm 芯片，而直到 2019 年下半年，人们才能买到带有 7nm 芯片的手机。

据悉，2nm 制程的技术大概需要几年的时间才能进入市场。

参考链接：

https://www.anandtech.com/show/16656/ibm-creates-first-2nm-chip

https://www.reuters.com/technology/ibm-unveils-2-nanometer-chip-technology-faster-computing-2021-05-06/

https://www.theverge.com/2021/5/6/22422815/ibm-2nm-chip-processors-semiconductors-power-performance-technology

https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors#assets_all

一、长方集团：关联企业晶能光电（董事长作为联合创始人），拥有的硅衬底氮化镓基LED材料与器件技术是一项改写半导体照明历史的颠覆性新技术，具有原创技术产权。

二、星徽精密：公司2019年已上市了氮化镓充电器，并在境内外销售；推出自有品牌Ravpower的氮化镓充电器和无线充电器，其中，采用Navitas氮化镓芯片的充电器体积更小更轻薄。

三、瑞丰光电：20年2月披露，氮化镓基LED芯片是公司运用到的原材料之一。

【拓展资料】

氮化镓概念股票有哪些？

1.三安光电股票600703

2020年2月，公司拟定增建包括高端氮化镓LED衬底、外延、芯片；高端砷化镓LED外延、芯片；大功率氮化镓激光器特种封装产品应用四个产品方向的研发、生产基地。

2.北方华创股票002371

2020年6月11日互动平台回复：公司可以提供GaN刻蚀设备。

3.闻泰科技股票600745

旗下安世集团拥有生产氮化镓相关的技术，安世半导体生产GaN产品车载GaN已经量产，全球最优质的氮化镓供应商之一。

4.兆驰股份股票002429

2020年2月19日公司在互动平台称：兆驰半导体能够独立完成“蓝宝石平片→图案化基板PSS→LED外延片→LED芯片”整个制作流程，有氮化镓外延片，能够提供全面的芯片解决方案。

5.航天发展股票000547

氮化镓芯片的生产与研发是旗下微系统研究院的主要业务之一。

6.士兰微股票600460

公司已建成6英寸的硅基氮化镓集成电路芯片生产线，涵盖材料生长、器件研发、GaN电路研发、封装、系统应用的全技术链。

7.和而泰股票002402

子公司铖昌科技主营业务为微波毫米波射频芯片的设计研发、生产和销售；已掌握成熟的氮化镓相控阵核忧芯片生产工艺，产品已经批量应用于航天、航空等相关型号装备。

8.利亚德股票300296

2017年2月28日公告全资子公司参股美国SAPHLUX，INC.SAPHLUX公司主要生产半极性氮化镓晶元。该公司通过特殊工艺，可以在蓝宝石衬底上有选择性的生长出特定晶面上的氮化镓材料，且具有高质量，低层错，大批量，成本基本等同于现有普通氮化镓晶元的特点，是业内第一家具有商业级半极性材料生产能力的LED材料企业。

9.华润微股票688396

2020年3月4日公司在互动平台称：公司利用现有的全产业链优势，正在从衬底材料，器件设计、制造工艺，封装工艺全方位开展硅基氮化镓的研发工作。

10.易事特股票300376

2020年2月26日公司在互动平台称：易事特作为国家第三代半导体产业技术基地（南方基地）第二大股东及推动产业创新技术发展的核心成员单位，现主要负责碳化硅、氮化镓功率器件的应用技术研发工作。公司已经研发出基于碳化硅、氮化镓器件的高效DC/AC，双向DC/DC新产品。

---