封装之后的测试不熟,有FT、SLT等,具体不详,yield map一类,以前在fab的时候,看到的是结果,具体测法不详,说一下fab芯片制造完成之后的测试吧。
1,出厂必测的WAT,wafer acceptance test,主要是电性能测试,每一类晶体管的参数,电压电容电阻等,每一层金属的电阻,层间的电容等,12寸厂的晶圆抽测9颗样点,均匀分布在整个wafer上,答主熟悉的55nm技术,每一个样点上必测70~120个参数,整片wafer测完约需要10~15分钟,设备主要是安捷伦和东电的;
2,在晶圆制造过程中监测膜厚、线宽等,膜厚是13点,线宽是9点;
3,光学镜头芯片还会测试wafer的翘曲度、整体厚度值,要配合后端芯片的再制备;
4,在测试芯片(非生产性正常检测)的时候,还会测试NBTI、TDDB、GOV等;
5,其他根据芯片特性的测试。
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封测是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为:
来自晶圆前道工艺的晶圆通过划片工艺后,被切割为小的晶片,然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金、锡、铜、铝)导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚,并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护。
塑封之后,还要进行一系列 *** 作,如后固化、切筋和成型、电镀以及打印等工艺。封装完成后进行成品测试,通常经过入检、测试、和包装、等工序,最后入库出货。
典型的封装工艺流程为:划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。
扩展资料:
半导体封装测试的形式:
半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP,技术指标一代比一代先进。
半导体封装经历了三次重大革新:
1、在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;
2、在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;
3、芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。
参考资料来源:百度百科—半导体封装测试
封测应该是两道工序:封装和测试。 封装是把电路(die)用塑料封起来,外部只留接触的pin脚。 测试,也叫FT(final test)区别于WS(wafer sorting),目的是最后出厂时保证你这个产品的性能满足设计要求的。欢迎分享,转载请注明来源:内存溢出
评论列表(0条)