什么是N、P型半导体？两种半导体制作在一起会产生什么现象？

半导体掺入杂质，产生出电子为多数载流子的，叫N型半导体；如果产生出空穴为多数载流子的，就叫P型半导体。

N、P型半导体通过工艺结合到一起时，由于载流子浓度差相互扩散，在两块半导体的结合部便形成由离子相互作用形成的一个内建电场

英文全称为：N-Mental-Oxide-Semiconductor；Metal-Oxide-SemIConductor的意思为金属-氧化物-半导体，而拥有这种结构的晶体管我们称之为MOS晶体管。它有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，由NMOS组成的电路就是NMOS集成电路，由PMOS管组成的电路就是PMOS集成电路，由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路

NMOS工艺就是制作NMOS器件的工艺，属常规半导体工艺。

NMOS的结构如下：

在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作漏极d和源极s。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极,作为栅极g。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。

当 N 型半导体和 P 型半导体材料首次结合在一起时，PN 结两侧之间存在非常大的密度梯度。结果是，来自施主杂质原子的一些自由电子开始迁移穿过这个新形成的结，以填充 P 型材料中的空穴，从而产生负离子。

然而，由于电子已经从 N 型硅穿过 PN 结移动到 P 型硅，它们在负侧留下带正电的施主离子 ( N D )，现在来自受主杂质的空穴迁移穿过反方向的结进入有大量自由电子的区域。

结果，沿结的 P 型电荷密度被带负电的受体离子（ N A ）填充，沿结的 N 型电荷密度变为正。这种跨越 PN 结的电子和空穴的电荷转移称为扩散。这些 P 层和 N 层的宽度取决于每一侧分别掺杂受主密度N A和施主密度N D的程度。

这个过程来回持续，直到已经穿过结的电子数量具有足够大的电荷以排斥或阻止任何更多的电荷载流子穿过结。最终将出现平衡状态（电中性情况），当供体原子排斥空穴而受体原子排斥电子时，在结区域周围产生一个“势垒”区域。

由于没有自由电荷载流子可以停留在存在势垒的位置，因此与远离结的 N 和 P 型材料相比，结两侧的区域现在完全耗尽了任何更多的自由载流子。PN 结周围的这个区域现在称为耗尽层。

PN 结每一侧的总电荷必须相等且相反，才能在结周围保持中性电荷状态。如果耗尽层区域的距离为D，则它因此必须在正极侧穿透Dp的距离，在负极侧穿透Dn的距离，给出两者之间的关系： Dp*N A = Dn*N D 以保持电荷中性也称为平衡。

由于 N 型材料失去了电子而 P 型材料失去了空穴，因此 N 型材料相对于 P 型变为正。然后，在结的两侧存在杂质离子会导致在该区域上建立电场，N 侧相对于 P 侧处于正电压。现在的问题是，自由电荷需要一些额外的能量来克服现在存在的势垒，才能穿过耗尽区结。

在PN结的两端之间施加一个合适的正向电压（正向偏压）可以为自由电子和空穴提供额外的能量。克服目前存在的这种势垒所需的外部电压在很大程度上取决于所使用的半导体材料的类型及其实际温度。

通常在室温下，硅耗尽层两端的电压约为 0.6 – 0.7 伏，锗约为 0.3 – 0.35 伏。即使设备没有连接到任何外部电源，这种势垒也始终存在，如二极管所示。

这种跨结的内置电位的意义在于它反对空穴和电子穿过结的流动，这就是为什么它被称为势垒的原因。在实践中，PN 结是在单晶材料中形成的，而不是简单地将两个单独的部件连接或熔合在一起。

这一过程的结果是 PN 结具有整流电流-电压（IV 或 I-V）特性。电触点熔接到半导体的任一侧，以现与外部电路的电连接。制成的电子器件通常称为PN 结二极管或简称为信号二极管。

然后我们在这里看到，可以通过将不同掺杂的半导体材料连接或扩散在一起来制造 PN 结，以生产称为二极管的电子器件，该器件可用作整流器、所有类型的晶体管、LED、太阳能电池的基本半导体结构，以及更多这样的固态设备。

---