求问各位半导体 微电子 以及封装方面的大神！总是在书上看到层间电介质 （ILD)这个东西到底是什么啊？

这是纯微电子的东西，跟PCB没半毛钱关系。

芯片上不同MOS管之间是靠金属或者多晶硅互联的，越是复杂的芯片，这个互连线越是不可能在一层之内布完，于是就有好几层互连线，不同层互连线之间就要有ILD来隔离并支撑。

任意两根导线之间都有电容，ILD介质介电常数比较高，导线比较宽，距离比较近的时候层间电容就有比较大影响。

低的 K 诱电性的合成物层一个低的 k 障碍被形成层和低的 K 电介体在障碍上的层层. 障碍层,与有恐水病的顶端表面的结果一起存放, 与一个氧血浆一起对待转换表面从恐水病的到水生植物. 一后来的以水为基础的干净非常有效在除去在障碍上的减少生产量的缺点方面由于障碍的表面转变层分层堆积. 在以水为基础者清理之后，低的 K 电介体层在障碍层的表面上被形成达成有低的 K 的含有种种要素的层.

在半导体的制造业中，发展之一已经是低 k 电介体的使用- 为一个夹层电介体 (ILD), 层在引导在半导体基体上面的层之间. 这电介体是减少在被用的领导者之间的电容联结的低 K 当互相连接之时. 特别地减少这一个电容的联结是重要的在速度是高的优先情形中, 时常是情形. 低的 K 材料典型地是既不是最好的绝缘体也不是最容易的以高生产量制造. 时常障碍分层堆积，而且胜过层为了要达成对成功的 *** 作是必需的所有特性 , 被需要. 这些另外的层增加步骤,这弄复杂程序而且可能地介绍生产量问题.

---