什么是半导体中的新技术：high-k metal-gate (HKMG)

在65nm时代，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。而随着处理器采用了45nm工艺，相应的核心面积会减少，导致单位面积的能量密度大幅增高，漏电问题将更加凸显，如果不很好解决，功耗反而会随之增大。而传统的二氧化硅栅极介电质的工艺已遇到瓶颈，无法满足45nm处理器的要求，因此为了能够很好的解决漏电问题，Intel采用了铪基High-K(高K)栅电介质+Metal Gate(金属栅)电极叠层技术。

相比传统工艺，High-K金属栅极工艺可使漏电减少10倍之多，使功耗也能得到很好的控制。而且，如果在相同功耗下，理论上性能可提升20％左右。正是得益于这种新技术，Intel的45nm工艺在令晶体管密度提升近2倍，增加处理器的晶体管总数或缩小处理器体积的同时，还能提供更高的性能和更低的功耗，令产品更具竞争力。

此外，我们要知道High-K栅电介质技术，相比以往的氮氧化合物/多晶硅栅堆叠技术成本会有所增加，而Intel为了保持工艺技术上的领先，不惜高成本采用了High-K栅电介质技术，我们也可以看出Intel对45nm处理器能否取得成功相当重视。而由于High-k闸极电介质和现有硅闸极并不兼容，Intel全新45nm晶体管设计也必须开发新金属闸极材料，目前新金属的细节仍属商业机密，Intel现阶段尚未说明其金属材料的组合。

1.半导体物理的相关书籍

2。不是很清楚，但是由于材料，应该改变了源漏电流表达式中beta的大小

3。你说的驱动电流就是源漏电流吧？越大，速度越快。这个道理就像给水库灌水一样，水压越大灌得越快。

4。原来的瓶颈在于如果使用原多晶栅，当特征尺寸很小了以后，容易击穿（不确定，反正这时候需要有高介电的物质来做gate），所以现在解决了这个就可以做得更小

我也在学习中，可能有的说的不是很对，作为参考吧

适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm就是硅材料芯片的物理极限。不过据外媒报道，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么，为何说7nm就是硅材料芯片的物理极限。

　芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。

而所谓的XX nm其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。

栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

栅长可以分为光刻栅长和实际栅长，光刻栅长则是由光刻技术所决定的。 由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻栅长和实际栅长不一致的情况。另外，同样的制程工艺下，实际栅长也会不一样，比如虽然三星也推出了14nm制程工艺的芯片，但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。

---