什么是非简并半导体

什么是非简并半导体,第1张

其中载流子遵从经典的Boltzmann统计分布的半导体就是非简并半导体。这在两种情况下容易出现:

一是掺杂浓度较低,半导体中的载流子浓度不大,则电子只占据导带底附近的一些能级,空穴只占据价带顶附近的一些能级,不需要考虑泡里不相容原理的限制,即可认为这些载流子遵从经典的统计分布;

二是温度较高,则载流子的能量相应的较大,载流子所能够占据的能级数目较多,这时即使半导体中有较多的载流子,但是这些载流子可以在许多能级中分布,所以也不需要考虑泡里不相容原理的限制,因此也可以看成为经典的载流子。

这就是说,低掺杂的半导体和较高温度下的半导体,都可以认为是非简并半导体。

一般情况下,ND<NC或NA <NV;费米能级处于禁带之中。当ND≥NC或NA≥NV时,EF将与EC或EV重合,或进入导带或价带,此时的半导体称为简并半导体。也即,简并半导体是指:费米能级位于导带之中或与导带重合;费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件,得到简并时最小施主杂质浓度:

选取EF = Ev为简并化条件,得到简并时最小受主杂质浓度:

半导体发生简并时:

(1)ND ≥ NC;NA ≥ NV;

(2)ΔED越小,简并所需杂质浓度越小。

(3)简并时施主或受主没有充分电离。

(4)发生杂质带导电,杂质电离能减小,禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料(石英)、硅锭、晶圆、光刻,蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤,而且每一步里边又包含更多细致的过程。

1、沙子:硅是地壳内第二丰富的元素,而脱氧后的沙子(尤其是石英)最多包含25%的硅元素,以二氧化硅(SiO2)的形式存在,这也是半导体制造产业的基础。

2、硅熔炼:12英寸/300毫米晶圆级,下同。通过多步净化得到可用于半导体制造质量的硅,学名电子级硅(EGS),平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的,最后得到的就是硅锭。

3、单晶硅锭:整体基本呈圆柱形,重约100千克,硅纯度99.9999%。

4、硅锭切割:横向切割成圆形的单个硅片,也就是我们常说的晶圆(Wafer)。

5、晶圆:切割出的晶圆经过抛光后变得几乎完美无瑕,表面甚至可以当镜子。

6、光刻胶(Photo Resist):图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体,类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻:光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下,变得可溶,期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案,紫外线透过它照在光刻胶层上,就会形成微处理器的每一层电路图案。

8、溶解光刻胶:光刻过程中曝光在紫外线下的光刻胶被溶解掉,清除后留下的图案和掩模上的一致。

9、蚀刻:使用化学物质溶解掉暴露出来的晶圆部分,而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶:蚀刻完成后,光刻胶的使命宣告完成,全部清除后就可以看到设计好的电路图案。

再次光刻胶:再次浇上光刻胶(蓝色部分),然后光刻,并洗掉曝光的部分,剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入(Ion Implantation):在真空系统中,用经过加速的、要掺杂的原子的离子照射(注入)固体材料,从而在被注入的区域形成特殊的注入层,并改变这些区域的硅的导电性。经过电场加速后,注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶:离子注入完成后,光刻胶也被清除,而注入区域(绿色部分)也已掺杂,注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪:至此,晶体管已经基本完成。在绝缘材(品红色)上蚀刻出三个孔洞,并填充铜,以便和其它晶体管互连。

14、电镀:在晶圆上电镀一层硫酸铜,将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。

15、铜层:电镀完成后,铜离子沉积在晶圆表面,形成一个薄薄的铜层。

16、抛光:将多余的铜抛光掉,也就是磨光晶圆表面。

17、金属层:晶体管级别,六个晶体管的组合,大约500纳米。在不同晶体管之间形成复合互连金属层,具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑,但事实上可能包含20多层复杂的电路,放大之后可以看到极其复杂的电路网络,形如未来派的多层高速公路系统。

18、晶圆测试:内核级别,大约10毫米/0.5英寸。图中是晶圆的局部,正在接受第一次功能性测试,使用参考电路图案和每一块芯片进行对比。

19、晶圆切片(Slicing):晶圆级别,300毫米/12英寸。将晶圆切割成块,每一块就是芯片的内核(Die)。

20、丢弃瑕疵内核:晶圆级别。测试过程中发现的有瑕疵的内核被抛弃,留下完好的准备进入下一步

21、封装

参考资料来源:百度百科-半导体

参考资料来源:百度百科-简并半导体

半导体发生简并对应一个温度范围:用图解的方法可以求出半导体发生简并时,对应一个温度范围。这个温度范围的大小与发生简并时的杂质浓度及杂质电离能有关:电离能一定时,杂质浓度越大,发生简并的温度范围越大;发生简并的杂质浓度一定时,杂质电离能越小,简并温度范围越大。简并半导体的载流子浓度:对于n型半导体,施主浓度很高,使费米能级接近或进入导带时,导带底附近底量子态基本上已被电子占据,导带中底电子数目很多的条件不能成立,必须考虑泡利不相容原理的作用。这时,不能再用玻耳兹曼分布函数,必须用费米分布函数来分析导带中电子的分布问题。这种情况称为载流子的简并化。发生载流子简并化的半导体称为基本半导体,对于p型半导体,其费米能级接近价带顶或进入价带,也必须用费米分布函数来分析价带中空穴的分布问题。简并时的杂质浓度:对n型半导体,半导体发生简并时,掺杂浓度接近或大于导带底有效状态密度;对于杂质电离能小的杂质,则杂质浓度较小时就会发生简并。对于p型半导体,发生简并的受主浓度接近或大于价带顶有效状态密度,如果受主电离能较小,受主浓度较小时就会发生简并。


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/9135496.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-25
下一篇 2023-04-25

发表评论

登录后才能评论

评论列表(0条)

保存