阈值电压影响因素

影响cmos阈值电压的因素：

1、栅氧化层厚度TOX

2、衬底费米势

3、金属半导体功函数差

4、耗尽区电离杂质电荷面密度

耗尽区电离杂质电荷面密度近似地与衬底杂质浓度N的平方根成正比

5、栅氧化层中的电荷面密度Qox

阈值电压 （Threshold voltage）：通常将传输特性曲线中输出电压随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压。在描述不同的器件时具有不同的参数。如描述场发射的特性时，电流达到10mA时的电压被称为阈值电压。

如MOS管，当器件由耗尽向反型转变时，要经历一个 Si 表面电子浓度等于空穴浓度的状态。此时器 件处于临界导通状态，器件的栅电压定义为阈值电压，它是MOSFET的重要参数之一。

一开始学习MOS管的工作原理，就引入了阈值电压的概念，但教科书所讲的阈值电压的概念都是建立在器件比较理想的模型基础上的，对于实际的器件，从线性区到饱和区的转换是有一个过渡区的，此时对阈值电压的定义需要遵循一定的标准。经常发生的一个问题是，不同工艺线中相类似的器件作比较时，因为没有确定一个统一的标准，导致工艺的比较不是非常的科学准确。本文就对阈值电压的定义方法作一些简单的讨论，尝试对业界现在流行的方法作出更详细的解释。

关于阈值电压的计算公式如下：

1、在波形图上测量到ID=0.1uA时，VGS=0.356V，那么VT（ci）=0.356V；ID=1uA时，VGS=0.467V。

2、在波形图上测量到gm（max）=29.6u，此时VGS约为0.675~0.679V，就取。

MOSFET阈值电压V是金属栅下面的半导体表面出现强反型、从而出现导电沟道时所需加的栅源电压。由于刚出现强反型时，表面沟道中的导电电子很少，反型层的导电能力较弱，因此，漏电流也比较小。

阈值电压影响因素

一、背栅的掺杂

backgate的掺杂是决定阈值电压的主要因素。如果背栅掺杂越多，它的反转就越难。如果想要反转就要更强的电场，阈值电压就上升了。MOS管的背栅掺杂能通过在介电层表面下的稍微的implant来调节。这种implant被叫做阈值调整implant（或Vt调整implant）。

如果implant是由受主组成的，那么硅表面反转就更难，阈值电压因此会升高。如果implant是由施主组成的，那么硅表面反转会更容易，阈值电压降低。

如果注入的donors够多，硅表面实际上就反向掺杂了。所以，在零偏置下就有了一薄层N型硅来形成永久的沟道。随着栅极偏置电压的升高，沟道变得越来越强的反转。随着栅极偏置电压的下降，沟道变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽型NMOS。

二、电介质

电介质在决定阈值电压方面起了重要性作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压升高，而薄电介质使阈值电压降低。理论上来讲，电介质成分也会改变电场强度。但实际情况来讲，几乎所有的MOS管都用纯sio2作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成特别薄的薄膜；其他物质跟它都不能比。

三、栅极的物质成分

栅极的物质成分对阈值电压也会有所影响的。当GATE和BACKGATE短接时，电场就施加在gate oxide上。这主要是因为GATE和BACKGATE物质之间的work function差值引起的。几乎所有数实际应用的晶体管都用重掺杂的多晶si作为栅极。改变多晶硅的掺杂程度就能控制它的work function。

四、介电层与栅极界面上过剩的电荷

GATE OXIDE或氧化物和硅表面之间界面上过剩的电荷也会影响阈值电压。这些电荷中有离子化的杂质原子，捕获的载流子，或结构缺陷。电介质或者是它表面捕获的电荷会影响电场并进一步影响阈值电压。如果被捕获的电子随着时间，温度或偏置电压而变化，那么阈值电压也会随之变化。

---