怎么判断简并半导体？什么是简并半导体？

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

同行啊！

（1）状态密度：

晶体电子的状态密度是指单位波矢空间中的状态数（即代表点的分布密度）。

因为晶体电子的状态不能采用坐标和动量来表征（不是经典电子之故），但是在自由电子近似下，可以采用晶体动量k（即波矢）来表征，波矢的大小|k|=1/λ，λ是电子波的波长。

由晶体动量的三个分量可构成所谓k空间（波矢空间），该空间中的每一个点即代表晶体电子的一个状态。不过，由于晶体周期性势场的缘故，只需要k空间中的一个对称性原胞——维格纳（Wigner）-赛兹（Seitz）原胞中的代表点即可（其中就包含了所有的电子状态），该维格纳-赛兹原胞往往被称为Blliouin区。同时，这些代表点在Blliouin区中的分布是均匀的。而在晶体体积为V时，边界条件就限制了每一个代表点所占据的大小为1/V，所以Blliouin区中代表点的分布密度即为V（即状态密度与晶体体积成正比），这就是晶体电子的状态密度。（注：若令|k|=2π/λ，则状态密度=V/(2π)3 。）

（2）能态密度：

晶体电子的能态密度是指单位能量范围中的状态数。 把上述k空间中的状态密度概念转换到能量空间中来，即可得到能态密度。

从晶体能带来看，如果每一条能级有一个电子状态（即忽略电子自旋的状态），则能态密度也就是能带中的能级密度。由于能级在能带中的分布是不均匀的（即与能量相关），因此晶体电子的能态密度是能量的函数，故可称为能态密度函数。

在自由电子近似下，能态密度函数N(E)与能量E之间有亚抛物线关系：

该关系的比例系数是与晶体体积和电子有效质量有关的常数。在半导体的导带底和价带顶附近处载流子的能态密度就满足这样的关系。

（3）有效能级密度：

能带的有效能级密度（或者有效状态密度），是在简化讨论半导体载流子浓度时所引入的一个物理量。只要把上述的能态密度概念应用于半导体载流子的统计，即可得到有效能级密度。

半导体载流子也就是处于导带和价带中的电子和空穴，所以有效能级密度也就有导带有效能级密度和价带有效能级密度之分。

在Boltzmann近似下，对于导带的电子来说，如果把导带中的所有可能占据的能级都归并到导带底（Ec）一条能级上（见图示），那么电子占据各条能级的几率就都将一样（等于exp[－(Ec－EF)/(kT)]），于是就可立即写出导带电子浓度与Fermi能级EF的关系为

式中的Nc是归并到一起的、导带底Ec的能级密度，即单位能量范围内的能级数目（未考虑电子自旋状态），这就称为导带的有效能级密度。

可见，有效能级密度就是把整个导带和价带分别归并为一条导带底和一条价带顶的能级时，其中所包含的等效能级（状态）的数目。它的特点是：①有效能级密度并不是整个能带的、真实的能级密度，只是计入了能带中一部分能级之后的密度；②未考虑各条能级的能量差异，而是采用了一条能级来等效处理的结果；③温度越高，电子的能量就越大，则在导带中可能占据的能级数目就越多，因此有效能级密度将会随着温度的升高而增大；④因为电子可能占据的能级数目以及用一条能级来等效处理的结果，都与电子的有效质量和能带极值点的数目有关，所以有效能级密度与晶体的能带结构有关。总之，有效能级密度不同于上述的能态密度N(E)（即能级密度），而是一个与能带结构和温度有关的常数。

同样，在Boltzmann近似下，对于价带的空穴，在估算空穴浓度时，也可以把价带中的所有可能占据的能级都归并到价带顶（Ev）一条能级上（见图示），该归并到一起的能级Ev的密度即为Nv，称为价带的有效能级密度。价带空穴的浓度可以给出为

在室温下，对于Si：Nc=2.8×10 19cm–3，Nv=1.0 4×10 19cm–3；对于GaAs：Nc=4.7×10 17cm–3，Nv=7.0×10 18cm–3。可见，不管是导带、还是价带，其有效能级密度都远小于晶体的原子密度（～5×10 22 cm–3）。这就表明，在Boltzmann近似适用的非简并情况下，导带电子只是占据导带中的很少一部分能级（这时电子基本上就处在导带底附近），空穴也只是占据价带顶附近的一小部分能级。因此，在讨论半导体载流子的输运问题时，往往只考虑导带底和价带顶的状况即可。

注意：① 这里的有效能级密度概念只适用于非简并半导体。因为对于高掺杂和低温下的简并半导体，需要考虑Pauli原理和Fermi分布函数，则载流子浓度与Fermi能级的关系就没有上述那么简单，从而也就不可能只是简单地采用有效能级密度来处理问题了。②在有效能级密度（Nc和Nv）中所牵涉到的载流子有效质量与能带的有效质量有所不同，这里的有效质量往往称为状态密度有效质量（既计入了能带的有效质量，还计入了能带极值的情况）。

---