什么是zebent?

什么是zebent?,第1张

1 工业废气用吸附剂系列产品

产品 去除气体 形态 大小

Zebent HS 系列 H2S,硫醇及其衍生物 片状 8~10mm

ZeCO CO 片状 1.5~3mm

Zebent NH系列 NH3,胺类化合物 片状 7~10mm

应用领域:去除制造业、焚化炉和半导体、钢铁厂等领域产生的氨、硫化氢、氯化氢、一氧化碳等有害气体。

2 半导体产业废气用吸附剂系列产品

产品 去除气体

Zebent 1 系列 BCl3,BF3,Cl2,F2,HBr,HCl,HF,SiCl4

Zebent 2 系列 SiF4,SiH2Cl2等

Zebent 3系列 SiH4,Si2H6,TEOS,TMB,TMP等

Zebent 4系列 NH3等

Zebent 5 系列 AsH3,PH3,TEM,TEP,TMB,TMP等

Zebent 6 系列 BCl3,BF3,Cl2,F2,HCl,HF等

Zebent 7系列 BCl3,Cl2,ClF3,F2,HCl,SiCl4,SiF4等

Zebent 8 系列 TEB,TEOA,TEOS等

应用领域:用于半导体生产加工过程中产生的毒性及强腐蚀性为期。

3 空气净化用吸附剂系列产品

产品 形态 大小

Zebent DOV-1 系列 片状 3~4mm

Zebent DOV-2 系列 球状 3~5mm

Zebent DOV-3系列 球状 1~5mm

ZeCO-1 片状 1.5~3mm

ZeCO-2 球状 1~5mm

半导体产业链:

最前段:

Design House:根据市场应用,开发自己的芯片产品。主要是运用设计软件,将芯片功能定义好。

IP Vendor:为Design House提供一些免费或付费IP(指那些预先设计好的可以复用的电路模块)

前段(也是大连Intel扮演的角色):

Fab:将Design House的设计导入工厂加工(对晶圆wafer加工,每片Wafer上有成百上千个有效单元)。

包括Mask制作(有些工厂外包给Mask House);晶圆加工(包括黄光区,薄膜区,蚀刻区,扩散区);晶圆可接受度检查(WAT Test)后出厂

后端:封装测试厂

将晶圆Wafer上的有效单元切割封装检验后出厂(芯片成品)

热CVD(HotCVD)/(thermalCVD)

此方法生产性高,梯状敷层性佳(不管多凹凸不平,深孔中的表面亦产生反应,及气体可到达表面而附着薄膜)等,故用途极广。膜生成原理,例如由挥发性金属卤化物(MX)及金属有机化合物(MR)等在高温中气相化学反应(热分解,氢还原、氧化、替换反应等)在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔点金属、金属、半导体等薄膜方法。因只在高温下反应故用途被限制,但由于其可用领域中,则可得致密高纯度物质膜,且附着强度极强,若用心控制,则可得安定薄膜即可轻易制得触须(短纤维)等,故其应用范围极广。热CVD法也可分成常压和低压。低压CVD适用于同时进行多片基片的处理,压力一般控制在0.25-2.0Torr之间。作为栅电极的多晶硅通常利用HCVD法将SiH4或Si2H。气体热分解(约650oC)淀积而成。采用选择氧化进行器件隔离时所使用的氮化硅薄膜也是用低压CVD法,利用氨和SiH4 或Si2H6反应面生成的,作为层间绝缘的SiO2薄膜是用SiH4和O2在400--4500oC的温度下形成SiH4+O2-SiO2+2H2或是用Si(OC2H5)4(TEOS:tetra ethoxy silanc)和O2在750oC左右的高温下反应生成的,后者即采用TEOS形成的SiO2膜具有台阶侧面部被覆性能好的优点。前者,在淀积的同时导入PH3 气体,就形成磷硅玻璃( PSG: phosphor silicate glass)再导入B2H6气体就形成BPSG(borro ? phosphor silicate glass)膜。这两种薄膜材料,高温下的流动性好,广泛用来作为表面平坦性好的层间绝缘膜。 离子布植将硼离子 (B+3) 透过 SiO2 膜注入衬底,形成P型阱离子注入法是利用电场加速杂质离子,将其注入硅衬底中的方法。离子注入法的特点是可以精密地控制扩散法难以得到的低浓度杂质分布。MOS电路制造中,器件隔离工序中防止寄生沟道用的沟道截断,调整阀值电压用的沟道掺杂, CMOS的阱形成及源漏区的形成,要采用离子注入法来掺杂。离子注入法通常是将欲掺入半导体中的杂质在离子源中离子化, 然后将通过质量分析磁极后选定了离子进行加速,注入基片中。

退火处理

去除光刻胶放高温炉中进行退火处理 以消除晶圆中晶格缺陷和内应力,以恢复晶格的完整性。使植入的掺杂原子扩散到替代位置,产生电特性。

去除氮化硅层

用热磷酸去除氮化硅层,掺杂磷 (P+5) 离子,形成 N 型阱,并使原先的SiO2 膜厚度增加,达到阻止下一步中n 型杂质注入P 型阱中。

去除SIO2层

退火处理,然后用 HF 去除 SiO2 层。

干法氧化法

干法氧化法生成一层SiO2 层,然后LPCVD 沉积一层氮化硅。此时P 阱的表面因SiO2 层的生长与刻蚀已低于N 阱的表面水平面。这里的SiO2 层和氮化硅的作用与前面一样。接下来的步骤是为了隔离区和栅极与晶面之间的隔离层。

光刻技术和离子刻蚀技术

利用光刻技术和离子刻蚀技术,保留下栅隔离层上面的氮化硅层。

湿法氧化

生长未有氮化硅保护的 SiO2 层,形成 PN 之间的隔离区。

生成SIO2薄膜

热磷酸去除氮化硅,然后用 HF 溶液去除栅隔离层位置的 SiO2 ,并重新生成品质更好的 SiO2 薄膜 , 作为栅极氧化层。

氧化

LPCVD 沉积多晶硅层,然后涂敷光阻进行光刻,以及等离子蚀刻技术,栅极结构,并氧化生成 SiO2 保护层。

形成源漏极

表面涂敷光阻,去除 P 阱区的光阻,注入砷 (As) 离子,形成 NMOS 的源漏极。用同样的方法,在 N 阱区,注入 B 离子形成 PMOS 的源漏极。

沉积

利用 PECVD 沉积一层无掺杂氧化层,保护元件,并进行退火处理。

沉积掺杂硼磷的氧化层

含有硼磷杂质的SiO2 层,有较低的熔点,硼磷氧化层(BPSG) 加热到800 oC 时会软化并有流动特性,可使晶圆表面初级平坦化。

深处理

溅镀第一层金属利用光刻技术留出金属接触洞,溅镀钛+ 氮化钛+ 铝+ 氮化钛等多层金属膜。离子刻蚀出布线结构,并用PECVD 在上面沉积一层SiO2 介电质。并用SOG (spin on glass) 使表面平坦,加热去除SOG 中的溶剂。然后再沉积一层介电质,为沉积第二层金属作准备。

(1) 薄膜的沉积方法根据其用途的不同而不同,厚度通常小于 1um 。有绝缘膜、半导体薄膜、金属薄膜等各种各样的薄膜。薄膜的沉积法主要有利用化学反应的CVD(chemical vapor deposition) 法以及物理现象的PVD(physical vapor deposition) 法两大类。CVD 法有外延生长法、HCVD , PECVD 等。PVD 有溅射法和真空蒸发法。一般而言, PVD 温度低,没有毒气问题; CVD 温度高,需达到1000 oC 以上将气体解离,来产生化学作用。PVD 沉积到材料表面的附着力较CVD 差一些, PVD 适用于在光电产业,而半导体制程中的金属导电膜大多使用PVD 来沉积,而其他绝缘膜则大多数采用要求较严谨的CVD 技术。以PVD 被覆硬质薄膜具有高强度,耐腐蚀等特点。

(2) 真空蒸发法( Evaporation Deposition )采用电阻加热或感应加热或者电子束等加热法将原料蒸发淀积到基片上的一种常用的成膜方法。蒸发原料的分子(或原子)的平均自由程长( 10 -4 Pa 以下,达几十米),所以在真空中几乎不与其他分子碰撞可直接到达基片。到达基片的原料分子不具有表面移动的能量,立即凝结在基片的表面,所以,在具有台阶的表面上以真空蒸发法淀积薄膜时,一般,表面被覆性(覆盖程度)是不理想的。但若可将Crambo真空抽至超高真空( <10 – 8 torr ),并且控制电流,使得欲镀物以一颗一颗原子蒸镀上去即成所谓分子束磊晶生长( MBE : Molecular Beam Epitaxy )。

(3) 溅镀( Sputtering Deposition ) 所谓溅射是用高速粒子(如氩离子等)撞击固体表面,将固体表面的原子撞击出来,利用这一现象来形成薄膜的技术即让等离子体中的离子加速,撞击原料靶材,将撞击出的靶材原子淀积到对面的基片表面形成薄膜。溅射法与真空蒸发法相比有以下的特点:台阶部分的被覆性好,可形成大面积的均质薄膜,形成的薄膜,可获得和化合物靶材同一成分的薄膜,可获得绝缘薄膜和高熔点材料的薄膜,形成的薄膜和下层材料具有良好的密接性能。因而,电极和布线用的铝合金( Al-Si, Al-Si-Cu )等都是利用溅射法形成的。最常用的溅射法在平行平板电极间接上高频( 13.56MHz )电源,使氩气(压力为1Pa )离子化,在靶材溅射出来的原子淀积到放到另一侧电极上的基片上。为提高成膜速度, 通常利用磁场来增加离子的密度, 这种装置称为磁控溅射装置( magnetron sputter apparatus ),以高电压将通入惰性氩体游离,再藉由阴极电场加速吸引带正电的离子,撞击在阴极处的靶材,将欲镀物打出后沉积在基板上。一般均加磁场方式增加电子的游离路径,可增加气体的解离率,若靶材为金属,则使用DC 电场即可,若为非金属则因靶材表面累积正电荷,导致往后的正离子与之相斥而无法继续吸引正离子,所以改为RF 电场(因场的振荡频率变化太快,使正离子跟不上变化,而让RF-in 的地方呈现阴极效应)即可解决问题。

光刻技术定出 VIA 孔洞

沉积第二层金属,并刻蚀出连线结构。然后,用 PECVD 法氧化层和氮化硅保护层。

光刻和离子刻蚀

定出 PAD 位置。

最后进行退火处理

以保证整个 Chip 的完整和连线的连接性。


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/9155840.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-25
下一篇 2023-04-25

发表评论

登录后才能评论

评论列表(0条)

保存