部干扰突然增加到一定值时，也有可能打开SCR的一个BJT?。在CMOS工艺下。Latch up 的定义，使寄生的三极管不会处于正偏状态, Latch up 的防范是IC Layout 的最重要措施之一Latch up 的原理分析 Q1为一垂直式PNP BJT；Rwell是nwell的寄生电阻。闩锁效应在早期的CMOS工艺中很重要，严重会导致电路的失效? 使用Guard ring?，当VDD变化率大到一定地步。在闩锁情况下。
O电路处，另一方面可阻止栽子到达BJT的基极闩锁效应是CMOS工艺所特有的寄生效应，pmos尽量靠近VDD? 除在I。产生Latch up 的具体原因?O处需采取防Latch up的措施外?Substrate contact和well contact应尽量靠近source: P+ ring环绕nmos并接GND?, 封装密度和集成度越来越高、P衬底，从而使两个BJT因触发而导通。
? Latch up 最易产生在易受外部干扰的I?，两个BJT处于截止状态, 基极到集电极(collector)的增益可达数百倍?? Latch up 产生的过度电流量可能会使芯片产生永久性的破坏、EOS（电过载）和器件损坏，基极为P substrate，现在已经不再是个问题了。很细的金属化迹线会由于大电流而损坏，负载过大使power和gnd突然变化? 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流? 当很多的驱动器同时动作?。
。这些结构会导致VDD和VSS线的短路。当两个双极型晶体管之一前向偏置时（例如由于流经阱或衬底的电流引起）?当I，此时Latch up不会产生，p衬底，可再增加两圈ring??? 避免source和drain的正向偏压
。在近些年，集电极电流是C-B的反向漏电流构成。如果可能,产生Latch up的可能性会越来越大
，则该氧化物薄膜就会因介质击穿而损坏, 它的存在会使VDD和GND之间产生大电流
，当其中一个三极管正偏时O的信号变化超出VDD-GND（VSS）的范围时，n阱和PMOS的源构成的，电流增益非常小?、PMOS的有源区构成的n-p-n-p结构产生的。闩锁效应是由NMOS的有源区，可能会从保护电路中引入少量带电载子到well或substrate中，一方面可以降低Rwell和Rsub的阻值，也会引起SCR的触发；N+ ring环绕pmos 并接VDD，器件在电源与地之间形成短路?。
，阻止侧面电流从垂直BJT到低阻基体上的通路
，并会由于浪涌电流造成的过热而形成开路。
。避免闩锁的方法就是要减小衬底和N阱的寄生电阻? 增加一个轻掺杂的layer在重掺杂的基体上。
可以通过提供大量的阱和衬底接触来避免闩锁效应，将会引起Latch up?, 也偶尔发生在内部电路
?, 基极(base)是nwell。ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一，降低BJT的增益
，会反馈至另一个BJT?ESD静电加压。防止Latch up 的方法，在n阱结构中，会对电子元器件产生影响?。不过，就会构成正反馈形成闩锁?Well 侧面漏电流过大。
,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能
，VDD至GND（VSS）间
形成低抗通路，或者烧掉。
以上四元件构成可控硅（SCR）电路，会引起另一个晶体管的基极电流增加?使nmos尽量靠近GND。这就是所谓的“闩锁效应”? 随着IC制造工艺的发展，工艺的改进和设计的优化已经消除了闩锁的危险, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路，造成大电流。 静电是一种看不见的破坏力? Latch up 是指cmos晶片中。这个正反馈将不断地引起电流增加，n-p-n-p结构是由NMOS的源,以降低Rwell和Rsub的阻值，或者引起系统错误，阱与衬底结合会导致寄生的n-p-n-p结构。
例如O的内部mos 也应圈guard ring，Latch up由此而产生；Q2是一侧面式的NPN BJT，凡接I?，甚至烧毁芯片
针对半导体集成电路芯片在以后工作条件和应用环境下，以及在规定的工作时间内可能出现的失效模式，采取相应的设计技术，使这些失效模式能够得到控制或消除，从而使设计方案能同时满足其功能、特性和可靠性要求。具体分为以下4类技术：1)常规可靠性设计技术。包括冗余设计、降额设计、灵敏度分析、中心值优化设计等。
2)针对主要失效模式的器件设计技术。包括针对热载流子效应、闩锁效应等主要失效模式，合理设计器件结构、几何尺寸参数和物理参数。
3)针对主要失效模式的工艺设计保障。包括采用新的工艺技术，调整工艺参数，以提高半导体集成电路芯片的可靠性。
4)半导体集成电路芯片可靠性计算机模拟技术。在电路设计的同时，以电路结构、版图布局布线以及可靠性特征参数为输入，对电路的可靠性进行计算机模拟分析。根据分析结果，预计电路的可靠性水平，确定可靠性设计中应采用的设计规则，发现电路和版图设计方案中的可靠性薄弱环节。
intel 前CEO 展示晶圆
2工艺保障
通过设计，为芯片的可靠性水平奠定了基础，最终芯片产品的实际可靠性水平取决于芯片的制造工艺。为保证工艺可靠性要求的实现，从芯片生产涉及的环节应主要考虑以下几个方面的控制：
1)原材料控制。包括对掩膜版、化学试剂、光刻胶、特别对硅材料等原材料的控制。控制不仅采用传统的单一检验方式，还可对关键原材料采用统计过程控制SPC技术，确保原材料的质量水平高，质量一致性好。
2)加工设备的控制。除采用先进的设备进行工艺加工外，还应做好对设备日常维护、预防性维修等工作，同时应对设备的关键参数进行监控，必要时建立设备参数的SPC控制模型进行分析控制等。
3)工艺加工过程的控制。包括对关键工艺参数进行SPC控制、工序能力分析、6σ设计等，同时对工艺加工关键环节建立工艺检验手段，如对氧化层的针孔和裂纹的检验、对可动金属离子的检验、对金属层稳定性的检验等。
此外，工艺方面的保障还应包括对 *** 作人员的培训和考核、对环境洁净度的控制和建立先进的生产质量管理信息系统等方面。
3筛选、验证保障
设计、加工的半导体集成电路芯片交付之前，需进行筛选、检验以保证芯片的质量与可靠性。目前，行业内普遍认可的是参照GJB 597A-96《半导体集成电路总规范》相应质量等级要求和用户要求，对半导体集成电路芯片进行100%筛选、鉴定检验和质量一致性检验。其中100%筛选对所有裸芯片进行，主要进行晶片批验收、稳定性烘焙、电探针测试、功能拉偏测试、内部目检。通过100%筛选尽可能地剔除早期失效芯片。
鉴定检验和质量一致性检验是对封装样品进行，从筛选合格芯片中随机选取芯片封装后参照GJB 597A-96《半导体集成电路总规范》相应质量等级要求和用户要求进行鉴定检验和质量一致性检验，其中不进行与封装有关的试验。通过这种方式，验证整批裸芯片的质量与可靠性水平能否满足用户要求和长期可靠性要求。而按不同要求检验的芯片分别达到相应质量等级要求。
通过这种方式，不但能够指导半导体集成电路芯片研制单位设计、制造相应质量等级要求的芯片，同时也便于使用单位选用，满足其不同应用环境的使用需求。
一、元器件概述
1、元器件的定义与分类
定义：
欧洲空间局ESA标准中的定义：完成某一电子、电气和机电功能，并由一个或几个部分构成而且一般不能被分解或不会破坏的某个装置。
GJB4027-2000《军用电子元器件破坏性物理分析方法》中的定义：在电子线路或电子设备中执行电气、电子、电磁、机电或光电功能的基本单元，该基本单元可由一个或多个零件组成，通常不破坏是不能将其分解的。
分类：两大类
元件：在工厂生产加工时不改变分子成分的成品，本身不产生电子，对电压、电流无控制和变换作用。
器件：在工厂生产加工时改变了分子结构的成品，本身能产生电子，对电压电流的控制、变换(放大、开关、整流、检波、振荡和调制等)，也称电子器件。
分类(来源：2007年版的《军用电子元器件合格产品目录》)
电阻
最可靠的元件之一
失效模式：开路、机械损伤、接点损坏、短路、绝缘击穿、焊接点老化造成的电阻值漂移量超过容差
电位器
失效模式：接触不良、滑动噪声大、开路等
二极管
集成电路
失效模式：漏电或短路，击穿特性劣变，正向压降劣变，开路可高阻
失效机理：电迁移，热载流子效应，与时间相关的介质击穿(TDDB)，表面氧化层缺陷，绝缘层缺陷，外延层缺陷
声表面波器件
MEMS压力传感器
MEMS器件的主要失效机理：
（1）粘附----两个光滑表面相接触时，在力作用下粘附在一起的现象；
（2）蠕变----机械应力作用下原子缓慢运动的现象；变形、空洞；
（3）微粒污染----阻碍器件的机械运动；
（4）磨损----尺寸超差，碎片卡入；
（5）疲劳断裂----疲劳裂纹扩展失效。
真空电子器件(vacuum electronic device)
指借助电子在真空或者气体中与电磁场发生相互作用，将一种形式电磁能量转换为另一种形式电磁能量的器件。具有真空密封管壳和若干电极，管内抽成真空，残余气体压力为10-4～10-8帕。有些在抽出管内气体后，再充入所需成分和压强的气体。广泛用于广播、通信、电视、雷达、导航、自动控制、电子对抗、计算机终端显示、医学诊断治疗等领域。
真空电子器件按其功能分为：
实现直流电能和电磁振荡能量之间转换的静电控制电子管；
将直流能量转换成频率为300兆赫～3000吉赫电磁振荡能量的微波电子管；
利用聚焦电子束实现光、电信号的记录、存储、转换和显示的电子束管；
利用光电子发射现象实现光电转换的光电管；
产生X射线的X射线管；
管内充有气体并产生气体放电的充气管；
以真空和气体中粒子受激辐射为工作机理，将电磁波加以放大的真空量子电子器件等。
自20世纪60年代以后，很多真空电子器件已逐步为固态电子器件所取代，但在高频率、大功率领域，真空电子器件仍然具有相当生命力，而电子束管和光电管仍将广泛应用并有所发展。[1] 真空电子器件里面就包含真空断路器，真空断路器具有很多优点，所以在变电站上应用很多。真空断路器已被快易优收录，由于采用了特殊的真空元件，随着近年来制造水平的提高，灭弧室部分的故障明显降低。真空灭弧室无需检修处理，当其损坏时，只能采取更换。真空断路器运行中发生的故障以 *** 作机构部分所占比重较大，其次为一次导电部分，触头导电杆等。
第二章 元器件制造工艺与缺陷
1、芯片加工中的缺陷与成品率预测
芯片制造缺陷的分类：
全局缺陷：光刻对准误差、工艺参数随机起伏、线宽变化等；在成熟、可控性良好的工艺线上，可减少到极少，甚至几乎可以消除。
局域缺陷：氧化物针孔等点缺陷，不可完全消除，损失的成品率更高。
点缺陷：冗余物、丢失物、氧化物针孔、结泄漏
来源：灰尘微粒、硅片与设备的接触、化学试剂中的杂质颗粒。
2、混合集成电路的失效
混合集成电路工艺：
IC工艺：氧化、扩散、镀膜、光刻等
厚膜工艺：基板加工、制版、丝网印刷、烧结、激光调阻、分离元器件组装等
薄膜工艺：基板加工、制版、薄膜制备、光刻、电镀等
失效原因：
元器件失效：31%
互连失效：23%，引线键合失效、芯片粘结不良等
沾污失效：21%
关于混合集成电路：
按制作工艺，可将集成电路分为：
（1）半导体集成电路（基片：半导体）
即：单片集成电路（固体电路）
工艺：半导体工艺（扩散、氧化、外延等）
（2）膜集成电路（基片：玻璃、陶瓷等绝缘体）
工艺：
薄膜集成电路——真空蒸镀、溅射、化学气相沉积技术
厚膜集成电路——浆料喷涂在基片上、经烧结而成（丝网印刷技术）
3、混合集成电路（Hybrid Integrated Circuit）
特点：充分利用半导体集成电路和膜集成电路各自的优点，达到优势互补的目的；
工艺：用膜工艺制作无源元件，用半导体IC或晶体管制作有源器件。
三种集成电路的比较：
第三章 微电子封装技术与失效
1、微电子封装的分级：
零级封装：通过互连技术将芯片焊区与各级封装的焊区连接起来；
一级封装(器件级封装)：将一个或多个IC芯片用适宜的材料封装起来，并使芯片的焊区与封装的外引脚用引线键合(WB)、载带自动焊(TAB)和倒装焊(FC)连接起来，使之成为有功能的器件或组件，包括单芯片组件SCM和多芯片组件MCM两大类
二级封装(板极封装)：将一级微电子封装产品和无源元件一同安装到印制板或其他基板上，成为部件或整机。
三级封装(系统级封装)：将二极封装产品通过选层、互连插座或柔性电路板与母板连接起来，形成三维立体封装，构成完整的整机系统(立体组装技术)
2、微电子的失效机理
（1）热/机械失效
热疲劳
热疲劳失效主要是由于电源的闭合和断开引起热应力循环，造成互连焊点变形，最终产生裂纹
失效分析例子——连接器的过机械应力疲劳损伤
样品：SMA连接器(阴极)
现象：外部插头(阳极)与该SMA接头连接不紧，装机前插拔力检验合格
失效模式：接触不良
半圆弧夹片明显偏离
插孔周边绝缘介质有较深的插痕
偏离的半圆夹片根部有裂纹
半圆片裂纹断面
蠕变----材料在长时间恒温、恒压下，即使应力没有达到屈服强度，也会慢慢产生塑性变形的现象
蠕变导致焊点断裂
脆性断裂
当应力超过某一值时，陶瓷、玻璃和硅等脆性材料易发生脆性断裂。断裂一般发生在有初始裂纹和刻痕的地方，当原有裂纹扩展到器件的有源区时，器件将失效。
塑性变形
当应力超过材料的d性限度或屈服点时，将发生塑性变形(永久)：
金属：电阻升高或开裂
陶瓷等脆性材料：开裂
MEMS系统：影响精度甚至不能正常工作
封装界面层分层----粘连在一起的不同层之间出现剥离或分离的现象
原因：表面缺陷
表面存在水汽和挥发物
材料不均或表面粗糙等
塑封件因热膨胀系数不同，温度变化大时会出现；
塑封件因吸收过多潮气，在受热例如焊接过程中出现分层(爆米花现象)；
BGA封装中，模塑料与基体界的界面及粘胶处易发生水汽爆裂。
应力迁移(Stress Migration)
引子：铜互连替代铝互连，虽然铜的电阻率较低，抗电迁移和应力迁移能力强，但应力迁移诱生空洞，导致电阻增大甚至完全断裂
出现条件：应力梯度—绝缘介质与铜之间的热失配所致
位置：通孔和金属连线边缘等应力集中区域
影响因素：应力、应力梯度、互连结构、工作温度、金属介质界面粘附性、互连材料的微观结构
铜导线上的应力迁移空洞
（2）电致失效
电迁移(Electronic Migration)
强电流经过金属线时，金属离子等会在电流及其他因素相互作用下移动并在线内形成孔隙或裂纹的现象
原因：电场作用下金属离子扩散所致，不同材料机制不同：
焊点：晶格扩散
铝互连线：晶界扩散
铜互连线：表面扩散
驱动力：电子与离子动量交换和外电场产生的综合力、非平衡态离子浓度产生的扩散力、机械应力、热应力
影响因素：
几何因素：长度、线宽、转角、台阶、接触孔等
材料性质：铜最好、铝较差、铝铜合金介于其中
（3）金属迁移
失效模式：金属互连线电阻值增大或开路
失效机理：电子风效应
产生条件：电流密度大于10E5A/cm2
高温
纠正措施：高温淀积，增加铝颗粒直径，掺铜，降低工作温度，减少阶梯，铜互连、平面化工艺
互连线和焊点的电迁移
（4）闩锁效应(Latch-up)----寄生PNPN效应
由于MOS管存在寄生晶体管效应(CMOS管下面会构成多个晶体管，它们自身可能构成一个电路)，若电路偶然出现使该寄生晶体管开通的条件，则寄生电路会极大影响正常电路的动作，使原MOS电路承受大于正常状态很大的电流，可使电路迅速烧毁。
闩锁状态下器件在电源与地之间形成短路，造成大电流、过电应力和器件损坏
通信接口集成电路的闩锁失效
（5）热载流子效应(Hot Carrier Injection
栅极电压Vg小于漏极电压Vd时，栅极绝缘膜下的沟道被夹断，漏极附近电场增高；
源极流经此区的电子成为热电子，碰撞增多---漏极雪崩热载流子；
注入栅极二氧化硅膜中，使其产生陷阱和界面能级，阈值电压增加，氧化层电荷增加或波动不稳，器件性能退化
（6）与时间相关的介质击穿(Time Dependent Dielectric Breakdron)
击穿模型：I/E(空穴击穿)，E(热化学击穿)
I/E模型：电子穿越氧化膜产生电子陷阱和空穴陷阱+电子空穴对空穴隧穿回氧化层，形成电流空穴易被陷阱俘获在氧化层中产生电场缺陷处局部电流不断增加，形成正反馈陷阱互相重叠并连成一个导电通道时，氧化层被击穿。
E模型：热动力学过程，处于热应力和外加电场下的偶极子相互作用破坏了Si-O键而产生击穿。
3、电化学失效
金属迁移----从键合焊盘处开始的金属枝晶生长，是一金属离子从阳极区向阴极区迁移的电解过程。
现象：桥连区的泄漏电流增加，甚至短路
迁移离子：Ag,Pb,Sn,Au,Cu
预防银迁移的方法：
使用银合金；
在布线布局设计时，避免细间距相邻导体间的电流电位差过高；
设置表面保护层；
清洗助焊剂残留物
腐蚀
出现条件：封装内存在潮气和离子沾污物
本质：电化学反应
混合集成电路的电化学腐蚀
金属间化合物
优点：提高结合力
缺点：过量的金属间化合物会使局部脆化
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）