“纳米积木”（原子层范德华纳米材料及其异质结构），就是把不同的层状材料的单层或少层分离出来，像搭积木一样，通过堆叠、旋转等方式，设计特定的形状或结构，形成一个自然界中不存在的 “人造晶体”。
山西大学光电研究所韩拯就是玩转 “纳米积木” 的一位年轻教授，他通过设计特殊的结构，借用传统半导体器件的范例，在微纳米尺度新型半导体结构，展示了二维层状材料垂直组装电子器件的诸多新奇物理现象。
韩拯和合作者首次利用二维原子晶体替代硅基场效应鳍式晶体管的道沟材料，在实验室规模演示了目前世界上沟道宽度最小的鳍式场效应晶体管，将沟道材料宽度减小至 0.6 纳米。同时，获得了最小间距为 50 纳米的单原子层沟道鳍片阵列。
此外，他带领的研究团队首次报道的二维本征铁磁半导体自旋场效应器件，为继续寻找室温本征二维铁磁半导体提供了指导意义。
图 | 《麻省理工 科技 评论》“35 岁以下 科技 创新 35 人” 2020 年中国区榜单入选者韩拯
凭借上述研究成果，韩拯成功入选 “35 岁以下 科技 创新 35 人”（Innovators Under 35）2020 年中国区榜单，获奖理由为用二维功能材料制造新型的纳米电子器件，以新型的原子层次制造路线突破半导体工艺，为后摩尔时代晶体管工艺寻找新方案。
铅笔芯的主要成分是石墨，是典型的范德华材料。由于石墨中碳原子层与层之间的范德华结合力较弱，在纸上写字过程当中笔尖上“蹭”下来的二维碳纳米片，就成为了宏观下人们看到的字迹。直到 2000 年左右，英国曼彻斯特科学家安德烈・海姆（Andre Geim，AG）和康斯坦丁・诺沃肖洛夫（Konstantin Novoselov）首次把石墨的单原子层（约 0.3nm 厚）分离了出来，并因此获得了 2010 年诺贝尔物理学奖。
韩拯以此为灵感，对物理、材料工程、微观世界等科学领域愈发好奇，这也跟他的成长经历息息相关。
韩拯是江苏人，本科考入吉林大学物理学院，开始核物理专业学习。之后考入中国科学院金属研究所材料学硕士专业。2010 年，他在法国国家科学中心 CNRS 下属的 NEEL 研究所攻读纳米电子学与纳米 科技 博士学位。其导师对于他的评价是：“年轻躁动、充满创新活力。”
之后他作为博士后，在美国哥伦比亚大学物理系，从事范德华人工异质结构的维纳器件量子霍尔效应和电子光学等物理性能研究。
“随着对自身行业的不断深入了解和研究，渐渐地进入了角色，也爱上了科研。” 韩拯告诉 DeepTech。
期间，他作为共同第一作者，完成了二维d道输运电子在 pn 结界面的负折射工作，为实现新的电子开关创造了基础，被 Physics World 杂志评为 2016 年度十大物理学突破之一。
在 2015 年 9 月，而立之年的韩拯决定回国，之后一直在中国科学院金属研究所开展新型人工纳米器件的量子输运调控研究。
对于他而言，在研究当中最享受和最开心的事莫过于，本来一个不太明白的事，不断地通过数据积累与同行讨论之后把它弄明白。
之后，韩拯团队以少数层二硫化钼为研究体系，利用超薄（少数原子层）的六方氮化硼（h-BN）作为范德华异质结的隧穿层，系统开展了隧穿晶体管器件研究。
图 | 硫化钼隧穿晶体管光学照片（比例尺 5 微米）、多工作组态整流效应、以及垂直方面切面图
通过在金属和半导体 MoS2 界面之间引入隧穿层 h-BN，可有效降低界面处的肖特基势垒，从而实现通过局域栅电极对通道 MoS2 费米能级的精确静电调控。所获得的 MoS2 隧穿晶体管仅通过门电压调控，即可实现具有不同功能的整流器件，包括 pn 二极管、全关、np 二极管、全开器件。
这项工作首次将双向可调的二极管和场效应管集成到单个纳米器件中，为未来超薄轻量化、柔性多工作组态的纳米器件提供了研究思路。
之所以选择纳米新材料这个方向，除了自身专业背景之外，更重要的是韩拯对科学一直抱有好奇心。
对此，韩拯表示：“硬盘的读写速率速度越来越跟不上 CPU 的运行速度，如果能把它俩合到一起去做存算一体，可以提高计算机的性能。最直接的方法就是把硅半导体与磁复合到一起，变成一个磁性半导体。”
韩拯团队采用惰性气氛下原子层厚度的垂直组装，发现 3.5nm 厚的 Cr2Ge2Te6 材料在铁磁居里温度以下能够保持优秀的载流子导通性，并且能够实现电子与空穴的双极场效应。该型纳米器件在门电压调控下，磁性亦能得到有效调控，并且与电输运相仿，存在双极门电压可调特性。
“磁性的来源是电子自旋和自旋之间的相互作用。目前，人们发现的室温铁磁性基本上要么在金属当中，要么在绝缘体当中，半导体的磁性很难维持到室温。科学家们一直在积极研究寻找室温下堪用的磁性半导体。” 韩拯告诉 DeepTech。
少数层 Cr2Ge2Te6 是目前已知的首个拥有内禀自旋和电荷态密度双重双极可调特性的二维纳米电子材料，这为继续寻找室温本征二维铁磁半导体提供了一定的指导意义。
例如，来自新加坡国立大学的研究团队在该研究基础上，进一步加强了离子掺杂胶的载流子浓度，将少数层 Cr2Ge2Te6 的铁磁居里温度增强了 4 倍，达到 250K（零下 25 摄氏度）温度。
除此之外，韩拯与合作者首次针对具有巨大面内电导率各向异性的二维材料碲化镓，通过垂直电场实现了对该各向异性电阻率比值的调控，从 10 倍调控至高达 5000 倍，该数值为目前已知二维材料领域里报道的最高记录。
这意味着发现了电子世界的 “交通新规”：在晶格传输过程中，受外电场的影响，电子的导电特性沿着不同方向表现出了一定的差异。
也就是说，如果将电子传输通道比喻成两条垂直的繁华街道。当没有电场时，一条是另一条通过率的 10 倍左右。一旦施加一定强度的外电场，这两条 “车道” 上的电子通过率差别可高达 5000 倍。
站在科幻角度来描述，这种材料可以制作成为一种新型各向异性存储器，当该存储器中一次性写入的数据，沿其中一个方向读取出来的是一本小说，而沿另一个方向读取出来的，则是一部电影。
发现的二维极限 GaTe 纳米电子器件展示出了门电压可调的、面内巨各向异性电阻效应（Giant Anisotropic Resistance），为实现新型各向异性逻辑运算、存储单元、以及神经元模拟器件等提供了可能。
之后，韩拯与合作者湖南大学刘松教授、金属研究所孙东明教授等人，首次提出了利用二维原子晶体替代硅基场效应晶体管 FinFET 的 fin 的沟道材料，通过模板生长结合多步刻蚀的方法，制备出了目前世界上沟道宽度最小的（0.6nm）鳍式场效应晶体管（FinFET），也是目前世界上最薄的鳍式晶体管。
FinFET 是一种为了解决由于进一步集成化需求，硅基平面场效应晶体管的尺寸被进一步缩小所引起的短沟道效应等问题，采用将沟道和栅极制备成 3D 竖直形态的鳍（fin）式晶体管。然而，受限于目前微纳加工的精度，报道的硅基 FinFET 沟道宽度最小约为 5nm。
该团队采用自下而上 Bottom-up 的湿法化学沉积，在高度数百纳米台阶状的模板牺牲层上连续保形生长单层二维原子晶体半导体，最终将 FinFET 的沟道材料宽度缩小至单原子层极限的亚纳米尺度（0.6 nm），几乎达到物理极限。
同时，采用多重刻蚀等微纳加工工艺，基于此制备演示了最小间距为 50 nm 的单原子层沟道鳍片阵列，为后摩尔时代的场效应晶体管器件的发展提供了新方案。
在工业界，尤其在半导体工业，大家都希望芯片的尺度越来越小，性能越来越高。FinFET可以把平面通道变成站立通道，这样就节约了大量的空间，如此一次就能在更小的面积里，储存更多的芯片或运算单元。
简单来讲，韩拯其主要研究的是功能材料在尺寸非常非常小的时候，有哪些有趣的物理性质和新奇的物理行为，并进一步利用这些有趣的物理现象，来组装制造成纳米尺度下的低功耗、多功能、智能化的小型电子器件。
事实上，一些范德华材料已经在例如透明柔性电子、能源催化等诸多性能方面超越了传统材料，具有诱人的发展前景。
“团队目前虽然以基础研究为主，但也正在逐渐努力从实验室走向应用，我们需要进一步在原始创新以及与应用研究交叉结合等方面多下功夫”。如何实现从零到一的创造发明，并不断加强研究的深度，将是韩拯团队后续工作中的首要目标。
“我们知道这很难，但是仍然要努力学习做一名孤独的研究者，一方面，是静下心来钻研的孤独，另一方面，则是在创新创造上独树一帜。” 韩拯告诉 DeepTech。
在下一阶段，韩拯表示将继续深耕纳米积木领域，专注在新原理、新结构、新制造方式等科学目标。用自下而上、原子层次制造的路线，与目前主流的自上而下半导体工艺相结合，从而展现更多的可能性。
相信在摩尔定律行将失效不久的将来，小尺寸的突破口，一定出现在纳米制造领域，例如自组装、生物模版、原子层次 3D 打印等等。
但是不知道你有没有想过，在 科技 领域除了“追赶”之外，其实还有另外一种超越模式，那就是所谓的“换道超车”。我为你推荐的这一项进展，就来自于芯片领域最有可能换道超车的一个赛道。而且在这条赛道上，中国的科学家走在了世界第一梯队。
5月22号，《科学》杂志发表了一篇来自北京大学的研究进展，北大的张志勇-彭练矛教授课题组制备出了一种高密度、高纯度的半导体碳纳米管阵列。并且以此为基础，首次制作出了性能超越同等条件下传统硅芯片的碳纳米管器件。这一项成果，预示着用碳材料取代现有的硅材料，来制作下一代芯片的技术思路，距离实用化又近了一大步。
上面这段描述，有很多专业名词。不熟悉芯片技术的读者，听了之后可能有点迷糊。因此，我想带你站在芯片发展的 历史 ，来看一下这项研究背后的来龙去脉。
你很自然地就会有一个疑问——为什么今天一部分科学家迫不及待地想要抛弃硅材料呢？要知道用硅来制作芯片已经半个多世纪了，就连芯片的诞生地都被叫做硅谷。
这背后的原因，我们其实此前也反复讲过，就是摩尔定律。摩尔定律的表达方式很多，简单来说就是，根据产业经验，芯片的性能每12-18个月就要翻一倍。虽然这只是一条产业经验，不是什么科学原则，但是从1965年被提出以来，就一直在指导芯片的发展。
在这半个多世纪的时间里，延续摩尔定律最主要的手段之一，就是把芯片里面最基础组成的单元——也就是硅片上的晶体管越做越小。所以你听到的所谓22nm、14nm、10nm、7nm这些芯片，里面这个多少纳米指的就是芯片里面以硅材料为基础的晶体管的大小。
但是话又说回来，摩尔定律毕竟不是一条科学法则，把硅片上的晶体管越做越小是会遇到物理极限的。这个极限尺度具体是多少，产业界其实也一直在摸索。最近我刚好请教过一些业内资深的工程师，目前他们感觉硅材料芯片的极限制程差不多是在2nm到1.5nm。
在这个极限尺度之后，通过缩小晶体管来延续摩尔定律的思路，就不行了。至于硅晶体管为什么不能更小的原因，简单来说，就是因为硅的一些特性，如果晶体管太小，出故障的概率就会急剧升高，把芯片里面上百亿个晶体管协调起来一起工作就非常困难。
那既然把晶体管变小的这个思路不能用了，可是祖师爷的摩尔定律又不能丢，怎么办呢？如何延续摩尔定律，可以说是当今芯片产业的天字第一号问题。怎么解决这个问题，如今呢就有很多流派。其中很重要的一个流派，就是说我们干脆换个材料吧，不要再用硅做晶体管了，用碳材料。
为什么这些科学家认为可以用碳元素呢？其实啊，这跟碳元素本身很多优质的特性有关。比如，用碳纳米管做的晶体管，它的电子迁移率可以是硅的1000倍，通俗来说就是碳材料里面电子的群众基础更好。再比如，碳纳米管里面的电子自由程特别长，通俗的理解就是电子的活动更自由，不容易摩擦发热。
由于这些底层的优点，用碳来做晶体管，甚至不用像硅晶体管那么小，就可以取得同等水平的性能。比如美国国防部2018年支持的一项研究，就希望用90nm规格的碳芯片，实现7nm规格的硅芯片同等的性能。
这里再补充一句，即便是用碳来做芯片，也是有很多思路的。不过坦率地说，这些思路大部分还都处在 探索 阶段。而最接近实用化的，就是北京大学这项研究中涉及的碳纳米管芯片这个领域。
早在2013年，美国斯坦福大学就制造出了第一台碳纳米管计算机；而到了2019年8月，美国麻省理工学院发布了全球第一款碳纳米管通用计算芯片，里面包含14000个晶体管。《自然》杂志当时连发三篇文章推荐这项成果，可见当时的轰动性。
不过你可能也听出来了，即便是去年麻省理工学院发表的这项轰动性的研究，也只包含14000个碳晶体管。这比起现在手机芯片里面动不动就上百亿个晶体管的规模，还差着很远——究竟是哪出了问题呢？
这里面的症结，就在制造工艺四个字上。要想制造出性能比肩商用器件的碳纳米管芯片，一个重要的前提就是你得能制造出，高纯度、高密度、排列整齐的碳纳米管阵列。
一旦碳纳米管阵列的纯度、密度不够高，或者排列不整齐，就很难可靠地制造出上亿个晶体管这种规模的商用芯片，因为保不齐哪个晶体管就会出现故障。麻省理工在2019年发布的这项研究，所用到碳纳米管阵列的纯度只有四个九，也就是99.99%。而人们猜测这个纯度至少应该在六到八个九的时候，才能够让碳纳米管芯片的性能比肩传统芯片。
讲了这么半天，就要说到北京大学上个月的这项研究了。北大张志勇-彭练矛教授的科研团队，通过独创的制备工艺，在4英寸的基底上，制备出密度为120/μm、纯度高达六个九，也就是99.9999%的碳纳米管阵列。在密度和纯度这两个重要的指标上，比过去的类似的研究高出了1-2个量级。
并且基于这种高品质的碳管阵列，研究人员还批量制作出了相应的晶体管和环形振荡器来验证这种新工艺的批量生产潜力。实验发现，这些晶体管和环形震荡器的性能，首次超过了同等尺寸下的传统硅芯片里面的器件，证明了碳芯片确实有可能比硅芯片更强。
碳纳米管芯片一旦在未来走向产业应用，由于在功耗和性能上的优势，很有可能应用在手机和5G基站这样的场景中。甚至在人体内部、国土边疆，还有太空这样对于能耗要求比较苛刻的场景，也有广泛的应用潜力。比如，芯片的能耗如果能够继续下降两个量级，就可以利用像是人的体液、体温这类非常细微的能量来源进行供电，使用的场景会比现在的消费电子产品更加广阔。
特别值得一提的是，这项研究的通讯作者彭练矛院士，在碳基纳电子领域深耕将近20年。他为我国保留了在芯片领域碳纳米管芯片这条赛道上，换道超车的可能性。这也是我在本月为你推荐这项进展的原因。
本月的硬 科技 报告就到这里，我们下一期再见！
适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm就是硅材料芯片的物理极限。不过据外媒报道，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么，为何说7nm就是硅材料芯片的物理极限。
芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。
而所谓的XX nm其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。
栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。
栅长可以分为光刻栅长和实际栅长，光刻栅长则是由光刻技术所决定的。 由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻栅长和实际栅长不一致的情况。另外，同样的制程工艺下，实际栅长也会不一样，比如虽然三星也推出了14nm制程工艺的芯片，但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）