飞索半导体生产闪存吗_技术

什么是3D NAND闪存？

从新闻到评测，我们对3D NAND闪存的报道已经非常多了，首先我们要搞懂什么是3D NAND闪存。

从2D NAND到3D NAND就像平房到高楼大厦

我们之前见过的闪存多属于Planar NAND平面闪存，也叫有2D NAND或者直接不提2D的，而3D 闪存，顾名思义，就是它是立体堆叠的，Intel之前用盖楼为例介绍了3D NAND，普通NAND是平房，那么3D NAND就是高楼大厦，建筑面积一下子就多起来了，理论上可以无线堆叠。

3D NAND与2D NAND区别

3D NAND闪存也不再是简单的平面内存堆栈，这只是其中的一种，还有VC垂直通道、VG垂直栅极等两种结构。

3D NAND闪存有什么优势？

在回答3D NAND闪存有什么优势的时候，我们先要了解平面NAND遇到什么问题了——NAND闪存不仅有SLC、MLC和TLC类型之分，为了进一步提高容量、降低成本，NAND的制程工艺也在不断进步，从早期的50nm一路狂奔到目前的15/16nm，但NAND闪存跟处理器不一样，先进工艺虽然带来了更大的容量，但NAND闪存的制程工艺是双刃剑，容量提升、成本降低的同时可靠性及性能都在下降，因为工艺越先进，NAND的氧化层越薄，可靠性也越差，厂商就需要采取额外的手段来弥补，但这又会提高成本，以致于达到某个点之后制程工艺已经无法带来优势了。

相比之下，3D NAND解决问题的思路就不一样了，为了提高NAND的容量、降低成本，厂商不需要费劲心思去提高制程工艺了，转而堆叠更多的层数就可以了，这样一来3D NAND闪存的容量、性能、可靠性都有了保证了，比如东芝的15nm NAND容量密度为1.28Gb/mm2，而三星32层堆栈的3D NAND可以轻松达到1.87Gb/mm2，48层堆栈的则可以达到2.8Gb/mm2。

3D NAND闪存在容量、速度、能效及可靠性上都有优势

传统的平面NAND闪存现在还谈不上末路，主流工艺是15/16nm，但10/9nm节点很可能是平面NAND最后的机会了，而3D NAND闪存还会继续走下去，目前的堆栈层数不过32-48层，厂商们还在研发64层甚至更高层数的堆栈技术。

四大NAND豪门的3D NAND闪存及特色

在主要的NAND厂商中，三星最早量产了3D NAND，其他几家公司在3D NAND闪存量产上要落后三星至少2年时间，Intel、美光去年才推出3D NAND闪存，Intel本月初才发布了首款3D NAND闪存的SSD，不过主要是面向企业级市场的。

这四大豪门的3D NAND闪存所用的技术不同，堆栈的层数也不一样，而Intel在常规3D NAND闪存之外还开发了新型的3D XPoint闪存，它跟目前的3D闪存有很大不同，属于杀手锏级产品，值得关注。

四大NAND豪门的3D NAND闪存规格及特色

上述3D NAND闪存中，由于厂商不一定公布很多技术细节，特别是很少提及具体的制程工艺，除了三星之外其他厂商的3D NAND闪存现在才开始推向市场，代表性产品也不足。

三星：最早量产的V-NAND闪存

三星是NAND闪存市场最强大的厂商，在3D NAND闪存上也是一路领先，他们最早在2013年就开始量产3D NAND闪存了。在3D NAND路线上，三星也研究过多种方案，最终量产的是VG垂直栅极结构的V-NAND闪存，目前已经发展了三代V-NAND技术，堆栈层数从之前的24层提高到了48层，TLC类型的3D NAND核心容量可达到256Gb容量，在自家的840、850及950系列SSD上都有使用。

三星最早量产了3D NAND闪存

值得一提的是，三星在3D NAND闪存上领先不光是技术、资金的优势，他们首先选择了CTF电荷撷取闪存（charge trap flash，简称CTF）路线，相比传统的FG（Floating Gate，浮栅极）技术难度要小一些，这多少也帮助三星占了时间优势。

有关V-NAND闪存的详细技术介绍可以参考之前的文章：NAND新时代起点，三星V-NAND技术详解

东芝/闪迪：独辟蹊径的BiCS技术

东芝是闪存技术的发明人，虽然现在的份额和产能被三星超越，不过东芝在NAND及技术领域依然非常强大，很早就投入3D NAND研发了，2007年他们独辟蹊径推出了BiCS技术的3D NAND——之前我们也提到了，2D NAND闪存简单堆栈是可以作出3D NAND闪存的，但制造工艺复杂，要求很高，而东芝的BiCS闪存是Bit Cost Scaling，强调的就是随NAND规模而降低成本，号称在所有3D NAND闪存中BiCS技术的闪存核心面积最低，也意味着成本更低。

东芝的BiCS技术3D NAND

东芝和闪迪是战略合作伙伴，双方在NAND领域是共享技术的，他们的BiCS闪存去年开始量产，目前的堆栈层数是48层，MLC类型的核心容量128Gb，TLC类型的容量可达256Gb，预计会在日本四日市的Fab 2工厂规模量产，2016年可以大量出货了。

SK Hynix：闷声发财的3D NAND

在这几家NAND厂商中，SK Hynix的3D NAND最为低调，相关报道很少，以致于找不到多少SK Hynix的3D NAND闪存资料，不过从官网公布的信息来看，SK Hynix的3D NAND闪存已经发展了3代了，2014年Q4推出的第一代，2015年Q3季度推出的第二代，去年Q4推出的则是第三代3D NAND闪存，只不过前面三代产品主要面向eMCC 5.0/5.1、UFS 2.0等移动市场，今年推出的第四代3D NAND闪存则会针对UFS 2.1、SATA及PCI-E产品市场。

SK Hynix的3D NAND闪存堆栈层数从36层起步，不过真正量产的是48层堆栈的3D NAND闪存，MLC类型的容量128Gb，TLC类型的也可以做到256Gb容量。

Intel/美光：容量最高的3D NAND闪存

这几家厂商中，Intel、美光的3D NAND闪存来的最晚，去年才算正式亮相，不过好菜不怕晚，虽然进度上落后了点，但IMFT的3D NAND有很多独特之处，首先是他们的3D NAND第一款采用FG浮栅极技术量产的，所以在成本及容量上更有优势，其MLC类型闪存核心容量就有256Gb，而TLC闪存则可以做到384Gb，是目前TLC类型3D NAND闪存中容量最大的。

美光、Intel的3D NAND容量密度是最高的

384Gb容量还不终点，今年的ISSCC大会上美光还公布了容量高达768Gb的3D NAND闪存论文，虽然短时间可能不会量产，但已经给人带来了希望。

Intel的杀手锏：3D XPoint闪存

IMFT在3D NAND闪存上进展缓慢已经引起了Intel的不满，虽然双方表面上还很和谐，但不论是16nm闪存还是3D闪存，Intel跟美光似乎都有分歧，最明显的例子就是Intel都开始~~友商的闪存供应了，最近发布的540s系列硬盘就用了SK Hynix的16nm TLC闪存，没有用IMFT的。

Intel、美光不合的证据还有最明显的例子——那就是Intel甩开美光在中国大连投资55亿升级晶圆厂，准备量产新一代闪存，很可能就是3D XPoint闪存，这可是Intel的杀手锏。

3D XPoint闪存是Intel掌控未来NAND市场的杀手锏

这个3D XPoint闪存我们之前也报道过很多了，根据Intel官方说法，3D XPoint闪存各方面都超越了目前的内存及闪存，性能是普通显存的1000倍，可靠性也是普通闪存的1000倍，容量密度是内存的10倍，而且是非易失性的，断电也不会损失数据。

由于还没有上市，而且Intel对3D XPoint闪存口风很严，所以我们无法确定3D XPpoint闪存背后到底是什么，不过比较靠谱的说法是基于PCM相变存储技术，Intel本来就是做存储技术起家的，虽然现在的主业是处理器，但存储技术从来没放松，在PCM相变技术上也研究了20多年了，现在率先取得突破也不是没可能。

相比目前的3D NAND闪存，3D XPoint闪存有可能革掉NAND及DRAM内存的命，因为它同时具备这两方面的优势，所以除了做各种规格的SSD硬盘之外，Intel还准备推出DIMM插槽的3D XPoint硬盘，现在还不能取代DDR内存，但未来一切皆有可能。

最后再回到我们开头提到的问题上——中国大陆现在也把存储芯片作为重点来抓，武汉新芯科技（XMC）已经在武汉开工建设12英寸晶圆厂，第一个目标就是NAND闪存，而且是直接切入3D NAND闪存，他们的3D NAND技术来源于飞索半导体（Spansion），而后者又是1993年AMD和富士通把双方的NOR闪存部门合并而来，后来他们又被赛普拉斯半导体以40亿美元的价格收购。

2015年新芯科技与飞索半导体达成了合作协议，双方合作研发、生产3D NAND闪存，主要以后者的MirrorBit闪存技术为基础。不过小编搜遍了网络也没找到多少有关MirrorBit的技术资料。这两家公司的闪存技术多是NOR领域的，3D NAND显然是比不过三星、SK Hynix及东芝等公司的，有一种说法是MirrorBit的堆栈层数只有8层，如果真是这样，相比主流的32-48层堆栈就差很远了，成本上不会有什么优势。

ARM11系列微处理器是ARM公司近年推出的新一代RISC处理器，它是ARM新指令架构——ARMv6的第一代设计实现。该系列主要有ARM1136J,ARM1156T2和ARM1176JZ三个内核型号，分别针对不同应用领域。本文将对全新的ARMv6架构进行介绍，并深入分析ARM11处理器的先进特点和关键技术。ARMv6结构体系实现新一代微处理器的第一步就是订立一个新的结构体系。这里所说的结构体系只是对处理器行为进行描述，并不包括具体地指定处理器是如何被建造的。结构体系的定义提供了处理器和外界（ *** 作系统,应用程序和调试支持）的接口，从细节上说，处理器结构体系定义了指令集、编程模式和最近的存储器之间的接口。最新的ARM处理器架构—ARMv6，发布于2001年10月，它建立于过去十年ARM许多成功的结构体系基础上。同处理器的授权相似，ARM也向客户授权它的结构体系。比如，Intel的XScale就是基于ARMv5TE的处理器。本文也会就ARM11和Intel XScale的特点作一比较。目标应用ARMv6架构是根据下一代的消费类电子、无线设备、网络应用和汽车电子产品等需求而制定的。ARM11的媒体处理能力和低功耗特点，特别适用于无线和消费类电子产品；其高数据吞吐量和高性能的结合非常适合网络处理应用；另外，也在实时性能和浮点处理等方面ARM11可以满足汽车电子应用的需求。可以预言，基于AMRv6体系结构的ARM11系列处理器将在上述领域发挥巨大的作用。主要特点对于各种无线移动应用，毫无节制的提供高性能处理器是无用的。同成本控制类似，功耗的控制也是一个重要因素。ARM11系列处理器展示了在性能上的巨大提升，首先推出350M~500MHz时钟频率的内核，在未来将上升到1GHz时钟频率（如图2）。 ARM11处理器在提供高性能的同时，也允许在性能和功耗间做权衡以满足某些特殊应用。通过动态调整时钟频率和供应电压，开发者完全可以控制这两者的平衡。在0.13um工艺，1.2v条件下，ARM11处理器的功耗可以低至0.4mW/MHz。ARM11处理器同时提供了可综合版本和半定制硬核两种实现。可综合版本可以让客户根据自己的半导体工艺开发出各有特色的处理器内核，并保持足够灵活性。ARM实现的硬核则是为了满足那些极高性能和速度要求的应用，同时为客户节省实现的成本和时间。为了让客户更方便地走完实现流程，ARM11处理器采用了易于综合的流水线结构，并和常用的综合工具以及RAM compiler良好结合，确保了客户可以成功并迅速的达到时序收敛。目前已有的ARM11处理器在不包含Cache的情况下面积小于2.7mm2，对于当前复杂的SoC设计来说，如此小的die size对芯片成本的降低是极其重要的。ARM11处理器在很多方面为软件开发者带来便利。一方面，它包含了更多的多媒体处理指令来加速视频和音频处理；另一方面，它的新型存储器系统进一步提高了 *** 作系统的性能；此外，还提供了新指令来加速实时性能和中断的响应。再次，目前有很多应用要求多处理器的配置（多个ARM内核，或ARM+DSP的组合），ARM11处理器从设计伊始就注重更容易地与其他处理器共享数据，以及从非ARM的处理器上移植软件。此外，ARM还开发了基于ARM11系列的多处理器系统——MPCORE（由二个到四个ARM11内核组成）。优秀的性能ARM11处理器的超强性能是由一系列的架构特点所决定的。ARMv6—决定性能的基础ARMv6架构决定了可以达到高性能处理器的基础。总的来说，ARMv6架构通过以下几点来增强处理器的性能：多媒体处理扩展使MPEG4编码/解码加快一倍音频处理加快一倍增强的Cache结构实地址Cache减少Cache的刷新和重载减少上下文切换的开销增强的异常和中断处理使实时任务的处理更加迅速= 支持Unaligned和Mixed-endian数据访问使数据共享、软件移植更简单，也有利于节省存储器空间对绝大多数应用来说，ARMv6保持了100%的二进制向下兼容，使用户过去开发的程序可以进一步继承下去。ARMv6 保持了所有过去架构中的T（Thumb指令）和E（DSP指令）扩展，使代码压缩和DSP处理特点得到延续；为了加速Java代码执行速度的ARM Jazalle技术也继续在ARMv6架构中发挥重要作用。ARM11处理器的内核特点ARM11处理器是为了有效的提供高性能处理能力而设计的。在这里需要强调的是，ARM并不是不能设计出运行在更高频率的处理器，而是，在处理器能提供超高性能的同时，还要保证功耗、面积的有效性。ARM11优秀的流水线设计是这些功能的重要保证。相近文章： · 中芯国际牵手飞索投产武汉12英寸厂 · 整合资源　比亚迪接手宁波中纬半导体资产　 · 东芝追加投资通过SD卡扩大数字媒体交付 · IBM支持32nm/28nm ARM片上系统芯片 · 海力士关闭200mm晶圆“M7”DRAM工厂编辑：潘争本文引用地址： http://www.eeworld.com.cn/others/hotclick/200807/article_17973.html