电子和空穴的杂质半导体载流子浓度（n型）

n型半导体中存在着带负电的导带电子(浓度为n0)、带正电的价带空穴(浓度为p0)和离化的施主杂质(浓度为nD+)，因此电中性条件为

一般求解此式是有困难的。

实验表明，当满足Si中掺杂浓度不太高并且所处的温度高于100K左右的条件时，那么杂质一般是全部离化的，这样电中性条件可以写成

一般Si平面三极管中掺杂浓度不低于5×1014cm-3，而室温下Si的本征载流子浓度ni为1.5×1010cm-3，也就是说在一个相当宽的温度范围内，本征激发产生的ni与全部电离的施主浓度ND相比是可以忽略的。这一温度范围约为100～450K，称为强电离区或饱

和区，对应的电子浓度为

一般n型半导体的EF位于Ei之上Ec之下的禁带中。

EF既与温度有关，也与杂质浓度ND有关：

一定温度下掺杂浓度越高，费米能级EF距导带底Ec越近； 如果掺杂一定，温度越高EF距Ec越远，也就是越趋向Ei。图5是不同杂质浓度条件下Si中的EF与温度关系曲线。

n型半导体中电离施主浓度和总施主杂质浓度两者之比为

越小，杂质电离越多。所以掺杂浓度ND低、温度高、杂质电离能ΔED低，杂质离化程度就高，也容易达到强电离，通常

以I+=nD+/ND=90%作为强电离标准。经常所说的室温下杂质全部电离其实忽略了掺杂浓度的限制。

杂质强电离后，如果温度继续升高，本征激发也进一步增强，当ni可以与ND比拟时，本征载流子浓度就不能忽略了，这样的温度区间称为过渡区。

处在过渡区的半导体如果温度再升高，本征激发产生的ni就会远大于杂质电离所提供的载流子浓度，此时，n0>>ND，p0>>ND，电中性条件是n0=p0，称杂质半导体进入了高温本征激发区。在高温本征激发区，因为n0=p0，此时的EF接近Ei。

可见n型半导体的n0和EF是由温度和掺杂情况决定的。

杂质浓度一定时，如果杂质强电离后继续升高温度，施主杂质对载流子的贡献就基本不变了，但本征激发产生的ni随温度的升高逐渐变得不可忽视，甚至起主导作用，而EF则随温度升高逐渐趋近Ei。

半导体器件和集成电路就正常工作在杂质全部离化而本征激发产生的ni远小于离化杂质浓度的强电离温度区间。

在一定温度条件下，EF位置由杂质浓度ND决定，随着ND的增加，EF由本征时的Ei逐渐向导带底Ec移动。

n型半导体的EF位于Ei之上，EF位置不仅反映了半导体的导电类型，也反映了半导体的掺杂水平。

图6是施主浓度为5×1014cm-3 的n型Si中随温度的关系曲线。低温段(100K以下)由于杂质不完全电离，n0随着温度的上升而增加；然后就达到了强电离区间，该区间n0=ND基本维持不变；温度再升高，进入过渡区，ni不可忽视；如果温度过高，本征载流子浓度开始占据主导地位，杂质半导体呈现出本征半导体的特性。

如果用nn0表示n型半导体中的多数载流子电子浓度，而pn0表示n型半导体中少数载流子空穴浓度，那么n型半导体中

也就是说在器件正常工作的较宽温度范围内，随温度变化少子浓度发生显著变化，因此依靠少子工作的半导体器件的温度性能就会受到影响。对p型半导体的讨论与上述类似。

温度。导体在任何温度下，都将遵从 热平衡条件：np=ni2。因此多数载流子与少数载流子是相互制约着的。多数载流子主要来自于掺杂，而少数载流子都来自于本征激发（属于本征载流子）。当通过掺杂、增大多数载流子浓度时，则多数载流子与少数载流子相互复合的机会增加，将使得少数载流子浓度减小；当升高温度，少数载流子浓度将指数式增大，并且它与多数载流子相互复合的机会也增加，仍然维持着热平衡关系。在温度不是很高时，增加的本征载流子浓度将远小于掺杂所提供的多数载流子浓度，因此对于多数载流子而言，可以认为其浓度基本上就等于掺杂浓度，与温度的关系不大。当然，在温度高到使得本征载流子浓度增大到等于或大于多数载流子浓度时，就变成以本征载流子导电为主的半导体了，即为本征半导体，这时掺杂的贡献即可忽略了。

我以N型半导体给你举一个例子：单位体积的硅原子数为10^22cm^-3,若杂质含量为10^-4（万分之一），则杂质原子浓度为10^18cm^-3。在常温下，杂质能级上的电子即使只有十分之一被激发到导带中，其浓度也为10^17cm^-3。而常温下硅的本征载流子浓度只有10^10cm^-3的量级。可见N型半导体中多数载流子是电子，而少数载流子是本征载流子（电子空穴对）。可见，在室温附近，许多元素半导体本征载流子为数极少，所以本征半导体电阻仍很高。而在同一温度下，掺杂半导体的导电能力为本征半导体的数百倍及其以上。

---