简并半导体的半导体简并化的条件

对于半导体，其中的载流子在以下三种情况下容易出现简并：

① 载流子浓度很高

半导体中的载流子浓度越大，则当电子只占据导带底附近的一些能级、空穴只占据价带顶附近的一些能级时，就需要考虑泡里不相容原理的限制，即必须认为这些载流子应该遵从量子的统计分布--F-D分布。一是掺杂浓度较低，半导体中的载流子浓度不大，则电子只占据导带底附近的一些能级，空穴只占据价带顶附近的一些能级，不需要考虑泡里不相容原理的限制，即可认为这些载流子遵从经典的统计分布，例如n型半导体，当掺杂浓度很高时，导带中的载流子--电子的浓度很大，不可能所有的电子都分布在最低的若干个能级上，这时就需要考虑泡里不相容原理的限制--一条能级上只能有自旋相反的两个电子。这时的电子就称为是简并载流子，相应的半导体就称为简并半导体。否则，当掺杂浓度很低时，电子数量不多，则不需要考虑泡里不相容原理的限制，则为非简并状态。

② 温度较低

温度较低则载流子的能量相应的较大，载流子所能够占据的能级数目较多，这时即使半导体中有较多的载流子，但是这些载流子可以在许多能级中分布，所以也不需要考虑Pauli不相容原理的限制，因此也可以看成为经典的载流子。这就是说，低掺杂的半导体和较高温度下的半导体，都可以认为是非简并半导体。

③有效质量m*较小。

载流子的有效质量m*较大，这种载流子的de Broglie波的波长l=h/(2m*E)1/2较短，波动性不明显，则可看成为经典的载流子，它们遵从经典的统计分布。 总之，在三个以上条件下，载流子即容易出现量子特性，这时的载流子就是简并载流子。 以简并载流子导电为主的半导体就是简并半导体，否则，若是以非简并载流子导电为主的半导体就是非简并半导体。前两种情况是可以人为控制的。所以，低掺杂的半导体或者高温下的半导体都将是非简并半导体。

简并化条件是人们的一个约定，设费米能级为Ef，Ec和Ev分别为导带底和价带顶的位置，则把 N型半导体的Ec与 Ef的相对位置（或P型半导体的Ev与Ef的相对位置）作为区分简并化与非简并化的标准，一般约定：

Ec-Ef<=0 简并

0<Ec-Ef<=2.3KT 弱简并

Ec-Ef>2.3KT 非简并

载流子就是带有电荷、并可运动而输运电流的粒子，包括电子、离子等。半导体中的载流子有两种，即带负电的自由电子和带正电的自由空穴。实际上，空穴也就半导体中的价键空位，一个空位的运动就相当于一大群价电子的运动；只不过采用数量较少的空穴这个概念来描述数量很多的价电子的运动要方便得多。所以，从本质上来说，空穴只是一大群价电子的另一种表述而已。

载流子所处的能量状态

从晶体能带的角度来看，半导体的能量最高的几个能带分别是导带和价带，导带与价带之间隔着一个禁带。禁带中不具有公有化运动的状态——能级，但可存在杂质、缺陷等束缚能级。自由电子（简称为电子）就处于导带中，一般是在导带底附近（导带底就相当于电子的势能）；自由空穴（简称为空穴）就处于价带中，一般是在价带顶附近（价带顶就相当于空穴的势能）。价带中有大量的价电子，由于这些价电子是被价键束缚住的，不能自由运动，所以不把它们看成为载流子。

如果n型半导体中掺入的施主浓度不太高，那么导带中的电子浓度也较低，这时电子在导带底附近能级上的分布就遵从经典的Boltzmann分布，这时就称这些电子是非简并载流子，半导体也就是非简并半导体；相反，若掺杂浓度很高，则大量电子在导带底附近能级上的分布就需要考虑泡里不相容原理的限制，这时电子就遵从量子的Fermi-Dirac分布，这时就称这些电子是简并载流子，半导体也就是简并半导体。不过，应该注意，即使半导体是非简并的n型半导体，但价带中的电子由于是大量的价电子，所以它们始终是属于简并的载流子，总是遵从量子的Fermi-Dirac分布。

空穴就是由价带中的价电子跃迁到了导带之后所形成的（即留下的价键空位）；这种跃迁就称为本征激发，其特点是电子与空穴成对地产生。

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

---