120W氮化镓快充研发成功：国产芯片技术再创佳绩

为了满足不断加快的生活节奏，手机、笔记本电脑等设备的充电速度变得越来越快，大功率、小体积的高密度快充电源配件也逐渐成为市场的主流。尤其是随着氮化镓技术在快充领域的商用，进一步催化了高密度电源市场的形成；从芯片原厂到方案商，再到快充工厂，一直都在尝试通过各种创新实现对更高功率密度的 探索 。

近期，业内知名电源厂商科讯实业针对大功率、高密度快充电源市场推出了一款全新的120W氮化镓PD快充电源产品，并由具备9年电源方案开发经验的芯仙半导体提供方案及技术支持。

科讯实业联合芯仙半导体最新推出的这套120W氮化镓快充采用可折叠的拆脚设计，方便收纳，并且输出端配备了2个USB-C接口和1个USB-A接口。

据介绍，充电器在单口输出时，两个USB-C口均支持最大100W，USB-A口支持最大60W；双USB-C口输出时，两个接口均降为60W，综合功率120W。任意1A1C输出时，USB-A口最大30W，USB-C口最大87W，综合功率117W。

充电头网了解到，该款120W氮化镓快充由深圳市科讯实业有限公司制造，内部电路由芯仙半导体主导设计，是一款基于全国产器件的高性能方案。方案初级侧采用亚成微氮化镓控制器搭配英诺赛科InnoGaN功率器件，次级侧为福建福芯同步整流控制器搭配芯派 科技 同步整流MOS，AC-DC输出固定电压之后，再由智融SW3516H芯片完成二次降压和协议识别，支持功率智能分配。此外还采用了深圳市金尚电子的变压器、东莞创慧电子的电解电容以及吉祥腾达的滤波电感。

得益于氮化镓功率器件的应用以及紧凑的内部PCB结构设计，这套120W氮化镓快充将产品体积控制在极致的范围内，外壳尺寸仅比名片稍大。

与苹果原装61W快充充电器相比，尽管两者功率相差一倍，但芯仙半导体120W氮化镓快充的体积仍有着巨大的优势。

实测芯仙半导体120W氮化镓快充方案带外外壳，长约84mm、宽约57mm、厚约30.5mm。通过计算可得其功率密度达到了0.82W/cm³，超越了目前市面上大部分在售的三口快充充电器。

同时还测得芯仙半导体120W氮化镓快充方案的机身净重约为237.5g。

使用ChargerLAB POWER-Z KT002检测这套方案的输出协议，显示两个USB-C口性能完全一致，均支持Apple2.4A、Samsung 5V2A、QC3.0、QC2.0、AFC、FCP、SCP、MTK PE、PD3.0 PPS等主流充电协议。

在单口输出时，两个USB-C接口的性能也是完全一致的，最大输出功率均为100W，并有5V3A、9V3A、12V3A、15V3A、20V5A五组固定电压以及一组PPS电压：3.3-21V 5A。

两个USB-C接口在同时连接负载时，支持单口智能降功率为60W输出，PDO固定电压档位均为5V3A、9V3A、12V3A、15V3A、20V3A，PPS电压为3.3-11V 5A。

任意单USB-C口给iPhone 12 Pro充电，均可手机支持正常进入20W PD快充模式，同时也可兼容iPhone 12 mini、iPhone 12、iPhone 12 Pro Max等机型20W PD快充。

单USB-C口为苹果MacBook Pro 16寸充电，电压19.87V，电流4.59A，充电功率达到91.3W，进入USB PD快充模式，充电速度媲美苹果原装96W充电器。

任一单USB-C口为征拓100W移动电源充电，电压19.84V，电流5A，充电功率99.5W，单口输出接近满负荷状态。

当两个USB-C接口同时输出时，两个接口的输出功率均在52W左右，支持两台设备同时大功率快充。

温升方面，将这款120W氮化镓快充放置在25 恒温箱中，并以单口100W满载输出1小时，使用FLIR红外测温仪测得机身外壳正面最高温度约为75.1 ，背面最高温度点约为65.2 。机身外壳的整体温升均处于正常范围内。

充电头网总结

大功率、小体积、高效率已然成为了当前PD快充市场的主要发展趋势，这款120W氮化镓快充也是应运而生，一方面利用氮化镓功率器件的特性，实现了大功率、高效率以及低温升；另一方面对内部结构设计进行全面优化，在保证性能的同时，实现对功率密度的突破，以达到更加便携的目的。

芯仙半导体120W氮化镓快充方案已经处于量产调试的最后阶段，上市之后将能够一次性满足消费者对多口快充、大功率快充、小体积快充等多方面的需求。此外，基于全套国产器件的氮化镓快充方案在成本方面占有极大的优势，这将在帮助电源厂商提升产品竞争力的同时，进一步加快氮化镓快充技术的普及。

据了解，除了120W氮化镓快充之外，芯仙半导体还可提供高性价比18W、饼干盒氮化镓65W、小绿点20W、方形多口氮化镓65W、150W、 200W快充成熟方案等。

适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm就是硅材料芯片的物理极限。不过据外媒报道，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么，为何说7nm就是硅材料芯片的物理极限。

　芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。

而所谓的XX nm其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。

栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

栅长可以分为光刻栅长和实际栅长，光刻栅长则是由光刻技术所决定的。 由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻栅长和实际栅长不一致的情况。另外，同样的制程工艺下，实际栅长也会不一样，比如虽然三星也推出了14nm制程工艺的芯片，但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。

---