球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array)
表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier)
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。
带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。
8、COB(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
9、DFP(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).
11、DIL(dual in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
12、DIP(dual in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
14、DICP(dual tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP 命名为DTP。
15、DIP(dual tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采用此名称。
17、flip-chip
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采用此名称。
19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。
20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变形。在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。
24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑LSI 电路。LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计今后对其需求会有所增加。
26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。
28、L－QUAD
陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚(0.65mm中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－L，MCM－C 和MCM－D 三大类。MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。布线密谋在三种组件中是最高的，但成本也高。
30、MFP(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为
0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
32、MQUAD(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。
33、MSP(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见
BGA)。
35、P－(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
38、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
39、PGA(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模逻辑LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PGA。
另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装
型PGA)。
40、piggy back
驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设备时用于评价程序确认 *** 作。例如，将EPROM 插入插座进行调试。这种封装基本上都是定制品，市场上不怎么流通。
41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形，
是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经普及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。
J 形引脚不易变形，比QFP 容易 *** 作，但焊接后的外观检查较为困难。PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PCLP、P－LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出J 形引脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字。
也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面积小于QFP。日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
45、QFJ(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、DRAM、ASSP、OTP 等电路。引脚数从18 至84。陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及带有EPROM 的微机芯片电路。引脚数从32 至84。
46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP 的引脚那样多，一般从14 到100 左右。材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外，还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱。QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂保护环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP(见TPQFP)。在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqad)。
48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm、0.3mm 等小于0.65mm 的QFP(见QFP)。
49、QIC(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
50、QIP(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技术的薄型封装(见TAB、TCP)。
52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名称(见TCP)。
53、QUIL(quad in-line)
QUIP 的别称(见QUIP)。
54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚中心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采用了些种封装。材料有陶瓷和塑料两种。引脚数64。
55、SDIP (shrink dual in-line package)
收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54mm)，因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
56、SH－DIP(shrink dual in-line package)
同SDIP。部分半导体厂家采用的名称。
57、SIL(single in-line)
SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
58、SIMM(single in-line memory module)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插座的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人计算机、工作站等设备中获得广泛应用。至少有30～40％的DRAM 都装配在SIMM 里。
59、SIP(single in-line package)
单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形状各异。也有的把形状与ZIP 相同的封装称为SIP。
60、SK－DIP(skinny dual in-line package)
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见
DIP)。
61、SL－DIP(slim dual in-line package)
DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
62、SMD(surface mount devices)
表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
63、SO(small out-line)
SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
64、SOI(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心距1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数26。
65、SOIC(small out-line integrated circuit)
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
66、SOJ(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此得名。通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SOJ封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM)。
67、SQL(Small Out-Line L-leaded package)
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
68、SONF(Small Out-Line Non-Fin)
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
69、SOF(small Out-Line package)
小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。另外也叫SOL 和DFP。SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
70、SOW (Small Outline Package(Wide-Jype))
宽体SOP。部分半导体厂家采用的名称.
以上是引用别人的。
三极管封装：TO-92、TO-92S、TO-92NL、TO-126、TO-251、TO-251A、TO-252、TO-263（3线）、TO-220、T0-3、SOT-23、SOT-143、SOT-143R、SOT-25、SOT-26、TO-50。
电源芯片封装：SOT-23、T0-220、TO-263、SOT-223。
以TO-92,T0-3,TO-220,TO-263,SOT-23最常用
简介半导体器件(semiconductor device)通常，利用不同的半导体材料、采用不同的工艺和几何结构，已研制出种类繁多、功能用途各异的多种晶体二极体，晶体二极体的频率覆盖范围可从低频、高频、微波、毫米波、红外直至光波。三端器件一 般是有源器件，典型代表是各种电晶体(又称晶体三极体)。电晶体又可以分为双极型电晶体和场效应电晶体两 类。根据用途的不同，电晶体可分为功率电晶体微波电晶体和低噪声电晶体。除了作为放大、振荡、开关用的 一般电晶体外，还有一些特殊用途的电晶体，如光电晶体、磁敏电晶体，场效应感测器等。这些器件既能把一些 环境因素的信息转换为电信号，又有一般电晶体的放大作用得到较大的输出信号。此外，还有一些特殊器件，如单结电晶体可用于产生锯齿波，可控矽可用于各种大电流的控制电路，电荷耦合器件可用作摄橡器件或信息存 储器件等。在通信和雷达等军事装备中，主要靠高灵敏度、低噪声的半导体接收器件接收微弱信号。随着微波 通信技术的迅速发展，微波半导件低噪声器件发展很快，工作频率不断提高，而噪声系数不断下降。微波半导体 器件由于性能优异、体积小、重量轻和功耗低等特性，在防空反导、电子战、C(U3)I等系统中已得到广泛的套用 。
分类 晶体二极体晶体二极体的基本结构是由一块 P型半导体和一块N型半导体结合在一起形成一个 PN结。在PN结的交界面处，由于P型半导体中的空穴和N型半导体中的电子要相互向对方扩散而形成一个具有空间电荷的偶极层。这偶极层阻止了空穴和电子的继续扩散而使PN结达到平衡状态。当PN结的P端(P型半导体那边)接电源的正极而另一端接负极时，空穴和电子都向偶极层流动而使偶极层变薄，电流很快上升。如果把电源的方向反过来接，则空穴和电子都背离偶极层流动而使偶极层变厚，同时电流被限制在一个很小的饱和值内(称反向饱和电流)。因此，PN结具有单向导电性。此外，PN结的偶极层还起一个电容的作用，这电容随着外加电压的变化而变化。在偶极层内部电场很强。当外加反向电压达到一定阈值时，偶极层内部会发生雪崩击穿而使电流突然增加几个数量级。利用PN结的这些特性在各种套用领域内制成的二极体有:整流二极体、检波二极体、变频二极体、变容二极体、开关二极体、稳压二极体(曾讷二极体)、崩越二极体(碰撞雪崩渡越二极体)和俘越二极体(俘获电浆雪崩渡越时间二极体)等。此外，还有利用PN结特殊效应的隧道二极体，以及没有PN结的肖脱基二极体和耿氏二极体等。
双极型电晶体它是由两个PN结构成，其中一个PN结称为发射结，另一个称为集电结。两个结之间的一薄层半导体材料称为基区。接在发射结一端和集电结一端的两个电极分别称为发射极和集电极。接在基区上的电极称为基极。在套用时，发射结处于正向偏置，集电极处于反向偏置。通过发射结的电流使大量的少数载流子注入到基区里，这些少数载流子靠扩散迁移到集电结而形成集电极电流，只有极少量的少数载流子在基区内复合而形成基极电流。集电极电流与基极电流之比称为共发射极电流放大系数?。在共发射极电路中，微小的基极电流变化可以控制很大的集电极电流变化，这就是双极型电晶体的电流放大效应。双极型电晶体可分为NPN型和PNP型两类。
场效应电晶体它依靠一块薄层半导体受横向电场影响而改变其电阻(简称场效应)，使具有放大信号的功能。这薄层半导体的两端接两个电极称为源和漏。控制横向电场的电极称为栅。
根据栅的结构,场效应电晶体可以分为三种:
①结型场效应管(用PN结构成栅极)
②MOS场效应管(用金属-氧化物-半导体构成栅极,见金属-绝缘体-半导体系统)
③MES场效应管(用金属与半导体接触构成栅极)其中MOS场效应管使用最广泛。尤其在大规模积体电路的发展中,MOS大规模积体电路具有特殊的优越性。MES场效应管一般用在GaAs微波电晶体上。
在MOS器件的基础上,又发展出一种电荷耦合器件 (CCD)，它是以半导体表面附近存储的电荷作为信息，控制表面附近的势阱使电荷在表面附近向某一方向转移。这种器件通常可以用作延迟线和存储器等配上光电二极体列阵，可用作摄像管。
命名方法中国半导体器件型号命名方法
半导体器件型号由五部分(场效应器件、半导体特殊器件、复合管、PIN型管、雷射器件的型号命名只有第三、四、五部分)组成。五个部分意义如下:
第一部分:用数字表示半导体器件有效电极数目。2-二极体、3-三极体
第二部分:用汉语拼音字母表示半导体器件的材料和极性。表示二极体时:A-N型锗材料、B-P型锗材料、C-N型矽材料、D-P型矽材料。表示三极体时:A-PNP型锗材料、B-NPN型锗材料、C-PNP型矽材料、D-NPN型矽材料。
第三部分:用汉语拼音字母表示半导体器件的类型。P-普通管、V-微波管、W-稳压管、C-参量管、Z-整流管、L-整流堆、S-隧道管、N-阻尼管、U-光电器件、K-开关管、X-低频小功率管(F<3MHz,Pc3MHz,Pc<1W)、D-低频大功率管(f1W)、A-高频大功率管(f>3MHz,Pc>1W)、T-半导体晶闸管(可控整流器)、Y-体效应器件、B-雪崩管、J-阶跃恢复管、CS-场效应管、BT-半导体特殊器件、FH-复合管、PIN-PIN型管、JG-雷射器件。
第四部分:用数字表示序号
第五部分:用汉语拼音字母表示规格号
例如:3DG18表示NPN型矽材料高频三极体
日本半导体分立器件型号命名方法
日本生产的半导体分立器件，由五至七部分组成。通常只用到前五个部分，其各部分的符号意义如下:
第一部分:用数字表示器件有效电极数目或类型。0-光电(即光敏)二极体三极体及上述器件的组合管、1-二极体、2三极或具有两个pn结的其他器件、3-具有四个有效电极或具有三个pn结的其他器件、┄┄依此类推。
第二部分:日本电子工业协会JEIA注册标志。S-表示已在日本电子工业协会JEIA注册登记的半导体分立器件。
第三部分:用字母表示器件使用材料极性和类型。A-PNP型高频管、B-PNP型低频管、C-NPN型高频管、D-NPN型低频管、F-P控制极可控矽、G-N控制极可控矽、H-N基极单结电晶体、J-P沟道场效应管、K-N 沟道场效应管、M-双向可控矽。
第四部分:用数字表示在日本电子工业协会JEIA登记的顺序号。两位以上的整数-从"11"开始，表示在日本电子工业协会JEIA登记的顺序号不同公司的性能相同的器件可以使用同一顺序号数字越大，越是产品。
第五部分: 用字母表示同一型号的改进型产品标志。A、B、C、D、E、F表示这一器件是原型号产品的改进产品。
美国半导体分立器件型号命名方法
美国电晶体或其他半导体器件的命名法较混乱。美国电子工业协会半导体分立器件命名方法如下:
第一部分:用符号表示器件用途的类型。JAN-军级、JANTX-特军级、JANTXV-超特军级、JANS-宇航级、(无)-非军用品。
第二部分:用数字表示pn结数目。1-二极体、2=三极体、3-三个pn结器件、n-n个pn结器件。
第三部分:美国电子工业协会(EIA)注册标志。N-该器件已在美国电子工业协会(EIA)注册登记。
第四部分:美国电子工业协会登记顺序号。多位数字-该器件在美国电子工业协会登记的顺序号。
第五部分:用字母表示器件分档。A、B、C、D、┄┄-同一型号器件的不同档别。如:JAN2N3251A表示PNP矽高频小功率开关三极体，JAN-军级、2-三极体、N-EIA 注册标志、3251-EIA登记顺序号、A-2N3251A档。
国际电子联合会半导体器件型号命名方法
德国、法国、义大利、荷兰、比利时等欧洲国家以及匈牙利、罗马尼亚、南斯拉夫、波兰等东欧国家，大都采用国际电子联合会半导体分立器件型号命名方法。这种命名方法由四个基本部分组成，各部分的符号及意义如下:
第一部分:用字母表示器件使用的材料。A-器件使用材料的禁频宽度Eg=0.6~1.0eV 如锗、B-器件使用材料的Eg=1.0~1.3eV 如矽、C-器件使用材料的Eg>1.3eV 如砷化镓、D-器件使用材料的Eg<0.6eV 如锑化铟、E-器件使用复合材料及光电池使用的材料
第二部分:用字母表示器件的类型及主要特征。A-检波开关混频二极体、B-变容二极体、C-低频小功率三极体、D-低频大功率三极体、E-隧道二极体、F-高频小功率三极体、G-复合器件及其他器件、H-磁敏二极体、K-开放磁路中的霍尔元件、L-高频大功率三极体、M-封闭磁路中的霍尔元件、P-光敏器件、Q-发光器件、R-小功率晶闸管、S-小功率开关管、T-大功率晶闸管、U-大功率开关管、X-倍增二极体、Y-整流二极体、Z-稳压二极体。
第三部分:用数字或字母加数字表示登记号。三位数字-代表通用半导体器件的登记序号、一个字母加二位数字-表示专用半导体器件的登记序号。
第四部分:用字母对同一类型号器件进行分档。A、B、C、D、E┄┄-表示同一型号的器件按某一参数进行分档的标志。
除四个基本部分外，有时还加后缀，以区别特性或进一步分类。常见后缀如下:
1、稳压二极体型号的后缀。其后缀的第一部分是一个字母，表示稳定电压值的容许误差范围，字母A、B、C、D、E分别表示容许误差为±1%、±2%、±5%、±10%、±15%其后缀第二部分是数字，表示标称稳定电压的整数数值后缀的第三部分是字母V，代表小数点，字母V之后的数字为稳压管标称稳定电压的小数值。
2、整流二极体后缀是数字，表示器件的最大反向峰值耐压值，单位是伏特。
3、晶闸管型号的后缀也是数字，通常标出最大反向峰值耐压值和最大反向关断电压中数值较小的那个电压值。
如:BDX51-表示NPN矽低频大功率三极体，AF239S-表示PNP锗高频小功率三极体。
积体电路把晶体二极体、三极体以及电阻电容都制作在同一块矽晶片上，称为积体电路。一块矽晶片上集成的元件数小于 100个的称为小规模积体电路，从 100个元件到1000 个元件的称为中规模积体电路，从1000 个元件到100000 个元件的称为大规模积体电路，100000 个元件以上的称为超大规模积体电路。积体电路是当前发展计算机所必需的基础电子器件。许多工业先进国家都十分重视积体电路工业的发展。积体电路的集成度以每年增加一倍的速度在增长。每个晶片上集成256千位的MOS随机存储器已研制成功，正在向1兆位 MOS随机存储器探索。
光电器件 光电探测器光电探测器的功能是把微弱的光信号转换成电信号，然后经过放大器将电信号放大，从而达到检测光信号的目的。光敏电阻是最早发展的一种光电探测器。它利用了半导体受光照后电阻变小的效应。此外，光电二极体、光电池都可以用作光电探测元件。十分微弱的光信号，可以用雪崩光电二极体来探测。它是把一个PN结偏置在接近雪崩的偏压下，微弱光信号所激发的少量载流子通过接近雪崩的强场区，由于碰撞电离而数量倍增，因而得到一个较大的电信号。除了光电探测器外，还有与它类似的用半导体制成的粒子探测器。
半导体发光二极体半导体发光二极体的结构是一个PN结，它正向通电流时，注入的少数载流子靠复合而发光。它可以发出绿光、黄光、红光和红外线等。所用的材料有 GaP、GaAs、GaAs1-xPx、Ga1-xAlxAs、In1-xGaxAs1-yPy等。
半导体雷射器如果使高效率的半导体发光管的发光区处在一个光学谐振腔内，则可以得到雷射输出。这种器件称为半导体雷射器或注入式雷射器。最早的半导体雷射器所用的PN结是同质结，以后采用双异质结结构。双异质结雷射器的优点在于它可以使注入的少数载流子被限制在很薄的一层有源区内复合发光，同时由双异质结结构组成的光导管又可以使产生的光子也被限制在这层有源区内。因此双异质结雷射器有较低的阈值电流密度，可以在室温下连续工作。
光电池当光线投射到一个PN结上时，由光激发的电子空穴对受到PN结附近的内在电场的作用而向相反方向分离，因此在PN结两端产生一个电动势，这就成为一个光电池。把日光转换成电能的日光电池很受人们重视。最先套用的日光电池都是用矽单晶制造的，成本太高，不能大量推广使用。国际上都在寻找成本低的日光电池，用的材料有多晶矽和无定形矽等。
其它利用半导体的其他特性做成的器件还有热敏电阻、霍耳器件、压敏元件、气敏电晶体和表面波器件等。
未来发展今年是摩尔法则(Moore'slaw)问世50周年，这一法则的诞生是半导体技术发展史上的一个里程碑。
这50年里，摩尔法则成为了信息技术发展的指路明灯。计算机从神秘不可近的庞然大物变成多数人都不可或缺的工具，信息技术由实验室进入无数个普通家庭，网际网路将全世界联系起来，多媒体视听设备丰富著每个人的生活。这一法则决定了信息技术的变化在加速，产品的变化也越来越快。人们已看到，技术与产品的创新大致按照它的节奏，超前者多数成为先锋，而落后者容易被淘汰。
这一切背后的动力都是半导体晶片。如果按照旧有方式将电晶体、电阻和电容分别安装在电路板上，那么不仅个人电脑和移动通信不会出现，连基因组研究、计算机辅助设计和制造等新科技更不可能问世。有关专家指出,摩尔法则已不仅仅是针对晶片技术的法则不久的将来，它有可能扩展到无线技术、光学技术、感测器技术等领域，成为人们在未知领域探索和创新的指导思想。
毫无疑问，摩尔法则对整个世界意义深远。不过，随着电晶体电路逐渐接近性能极限，这一法则将会走到尽头。摩尔法则何时失效?专家们对此众说纷纭。早在1995年在芝加哥举行信息技术国际研讨会上，美国科学家和工程师杰克·基尔比表示，5纳米处理器的出现或将终结摩尔法则。中国科学家和未来学家周海中在此次研讨会上预言，由于纳米技术的快速发展，30年后摩尔法则很可能就会失效。2012年，日裔美籍理论物理学家加来道雄在接受智囊网站采访时称，"在10年左右的时间内，我们将看到摩尔法则崩溃。"前不久，摩尔本人认为这一法则到2020年的时候就会黯然失色。一些专家指出，即使摩尔法则寿终正寝，信息技术前进的步伐也不会变慢。
图书信息书 名: 半导体器件
作 者:布伦南高建军刘新宇
出版社:机械工业出版社
出版时间: 2010年05月
ISBN: 9787111298366
定价: 36元
内容简介《半导体器件:计算和电信中的套用》从半导体基础开始，介绍了电信和计算产业中半导体器件的发展现状，在器件方面为电子工程提供了坚实的基础。内容涵盖未来计算硬体和射频功率放大器的实现方法，阐述了计算和电信的发展趋势和系统要求对半导体器件的选择、设计及工作特性的影响。
《半导体器件:计算和电信中的套用》首先讨论了半导体的基本特性接着介绍了基本的场效应器件MODFET和M0SFET，以及器件尺寸不断缩小所带来的短沟道效应和面临的挑战最后讨论了光波和无线电信系统中半导体器件的结构、特性及其工作条件。
作者简介Kevin F Brennan曾获得美国国家科学基金会的青年科学家奖。2002年被乔治亚理工大学ECE学院任命为杰出教授，同年还获得特别贡献奖，以表彰他对研究生教育所作出的贡献。2003年，他获得乔治亚理工大学教职会员最高荣誉--杰出教授奖。他还是IEEE电子器件学会杰出讲师。
图书目录译者序
前言
第1章 半导体基础
1.1 半导体的定义
1.2 平衡载流子浓度与本征材料
1.3 杂质半导体材料
思考题
第2章 载流子的运动
2.1 载流子的漂移运动与扩散运动
2.2 产生-复合
2.3 连续性方程及其解
思考题
第3章 结
3.1 处于平衡状态的pn结
3.2 不同偏压下的同质pn结
3.3 理想二极体行为的偏离
3.4 载流子的注入、拉出、电荷控制分析及电容
3.5 肖特基势垒
思考题
第4章 双极结型电晶体
4.1 BJT工作原理
4.2 BJT的二阶效应
4.2.1 基区漂移
4.2.2 基区宽度调制/Early效应
4.2.3 雪崩击穿
4.3 BJT的高频特性
思考题
第5章结型场效应电晶体和金属半导体场效应电晶体
5.1 JFE
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）