晶圆制造工艺 溅镀第一层金属利用光刻技术留出金属接触洞，溅镀钛+ 氮化钛+ 铝+ 氮化钛等多层金属膜。离子刻蚀出布线结构，并用PECVD 在上面沉积一层SiO2 介电质。并用SOG (spin on glass) 使表面平坦，加热去除SOG 中的溶剂。然后再沉积一层介电质，为沉积第二层金属作准备。
（1） 薄膜的沉积方法根据其用途的不同而不同，厚度通常小于1um 。有绝缘膜、半导体薄膜、金属薄膜等各种各样的薄膜。薄膜的沉积法主要有利用化学反应的CVD(chemical vapor deposition)法以及物理现象的PVD(physical vapor deposition)法两大类。CVD 法有外延生长法、HCVD ，PECVD 等。PVD 有溅射法和真空蒸发法。一般而言，PVD 温度低，没有毒气问题；CVD 温度高，需达到1000 oC 以上将气体解离，来产生化学作用。PVD 沉积到材料表面的附着力较CVD 差一些，PVD 适用于在光电产业，而半导体制程中的金属导电膜大多使用PVD 来沉积，而其他绝缘膜则大多数采用要求较严谨的CVD 技术。以PVD 被覆硬质薄膜具有高强度，耐腐蚀等特点。
（2） 真空蒸发法（Evaporation Deposition ）采用电阻加热或感应加热或者电子束等加热法将原料蒸发淀积到基片上的一种常用的成膜方法。蒸发原料的分子（或原子）的平均自由程长（10 -4 Pa 以下，达几十米），所以在真空中几乎不与其他分子碰撞可直接到达基片。到达基片的原料分子不具有表面移动的能量，立即凝结在基片的表面，所以，在具有台阶的表面上以真空蒸发法淀积薄膜时，一般，表面被覆性（覆盖程度）是不理想的。但若可将Crambo真空抽至超高真空（<10 – 8 torr ），并且控制电流，使得欲镀物以一颗一颗原子蒸镀上去即成所谓分子束磊晶生长（MBE ：Molecular Beam Epitaxy ）。
（3） 溅镀（Sputtering Deposition ） 所谓溅射是用高速粒子（如氩离子等）撞击固体表面，将固体表面的原子撞击出来，利用这一现象来形成薄膜的技术即让等离子体中的离子加速，撞击原料靶材，将撞击出的靶材原子淀积到对面的基片表面形成薄膜。溅射法与真空蒸发法相比有以下的特点：台阶部分的被覆性好，可形成大面积的均质薄膜，形成的薄膜，可获得和化合物靶材同一成分的薄膜，可获得绝缘薄膜和高熔点材料的薄膜，形成的薄膜和下层材料具有良好的密接性能。因而，电极和布线用的铝合金（Al-Si, Al-Si-Cu ）等都是利用溅射法形成的。最常用的溅射法在平行平板电极间接上高频（13.56MHz ）电源，使氩气（压力为1Pa ）离子化，在靶材溅射出来的原子淀积到放到另一侧电极上的基片上。为提高成膜速度，通常利用磁场来增加离子的密度， 这种装置称为磁控溅射装置（magnetron sputter apparatus ），以高电压将通入惰性氩体游离，再藉由阴极电场加速吸引带正电的离子，撞击在阴极处的靶材，将欲镀物打出后沉积在基板上。一般均加磁场方式增加电子的游离路径，可增加气体的解离率，若靶材为金属，则使用DC 电场即可，若为非金属则因靶材表面累积正电荷，导致往后的正离子与之相斥而无法继续吸引正离子，所以改为RF 电场（因场的振荡频率变化太快，使正离子跟不上变化，而让RF-in 的地方呈现阴极效应）即可解决问题。 在计算机领域有一个人所共知的“摩尔定律”，它是英特尔公司创始人之一戈登·摩尔(Gordon Moore)于1965年在总结存储器芯片的增长规律时(据说当时在准备一个讲演)所使用的一份手稿。
“摩尔定律”通常是引用那些消息灵通人士的话来说就是：“在每一平方英寸硅晶圆上的晶体管数量每个12月番一番。”下面是摩尔在1965年的报纸上所引用的图：
摩尔在1965年的报纸上所引用的图
图中显示出晶体管密度每个12月增加一倍，然而，在摩尔的简短论著中并没有对这方面进行完整的论述。摩尔发表那篇论文的本意是为了探讨如何合理缩减集成电路晶体管体尺寸、降低制造成本的方法。更重要的是，他知道这种尺寸上的缩小将带来重要的意义：未来的集成电路将会更便宜、功能更多，可集成晶体管数量越多，从而使电子产品日趋廉价化、普及化，并终将对人类的生活、工作产生巨大影响。
在摩尔定律中提到减少成本是集成电路最大的吸引力之一，并且随着技术发展，集成化程度越高，低成本的优点更为明显。对于简单的电路来说，每个部件的费用与电路中所含晶体管的数量成反比关系。但同时，随着集成度的提高，电路复杂性也随之提高，由此带来的制造成本也将提高。当然，应该注意到摩尔的原作仅仅只有4页纸的篇幅，而现在的文章篇幅却长多了。这是因为我们所说的“摩尔定律”这一个名称其实并不是十分严谨，因为它其实并非科学或自然界的一个定律，而至多也仅仅是一个规律，用来描述由于不断改进的半导体生产工艺所带来的一个指数级增长的独特发展规律。
那么摩尔所提到的“最小元件成本的复杂性”究竟指什么呢？制造缺陷、制造成本与集成度之间又存在什么样的关系？让我们按照作者的本意来改写一下我们所熟知的“晶体管倍增定律”：使换算后每个晶体管制造成本达到最低的集成电路芯片所含的晶体管个数每年将倍增。
经过这样改写的摩尔定律，或许就更加地贴近摩尔先生的本意了。但是仅凭这样的一句话，仍然很难准确地表达增加集成度所带来的每元件成本下降与集成电路制造成本间的互动关系，因此，在下面，我们将详细地举例说明，以便大家更透彻地了解摩尔定律的本质。 大多数读者都已经知道每个芯片都是从硅晶圆中切割得来，因此将从芯片的生产过程开始讨论。下面，是一幅集成芯片的硅晶圆图像。(右边的硅晶圆是采用0.13微米制程P4所用的硅晶圆。)
通过使用化学、电路光刻制版技术，将晶体管蚀刻到硅晶圆之上，一旦蚀刻完成，单个的芯片被一块块地从晶圆上切割下来。
在硅晶圆图示中，用黄点标出的地方是表示这个地方存在一定缺陷，或是在硅晶圆被蚀刻入的晶体管起不了任何作用，这一切是由于制造技术限制而造成的，任何一个存在上面问题的芯片将因不能正常工作而被报废。上图中，一块硅晶圆中蚀刻了16个晶体管，但其中4个晶体管存在缺陷，因此我们就不得不把16个芯片中的4个报废掉(即占这块硅晶圆的1/4 )。如果这块硅晶圆代表我们生产过程中生产的所有硅晶圆，这意味着我们废品率就是1/4，这种情况将导致制造成本的上升。
在无法对现在的制造进程进行实质性改进的情况下，我们有两个方法来降低晶体管报废率从而增加当前75%的良品率。其一就是改进我们的生产制程、优化加工过程，降低每块硅晶圆上的晶圆坏点密度。不过在我们讨论如何减少坏点密度之前，我认为应该花一点时间来让大家了解一下半导体的2个基本生产参数—硅晶圆尺寸和蚀刻尺寸。
当一个半导体制造者建造一个新芯片生产工厂时，你将通常看到它在使用相关资料上使用这2个数字：硅晶圆尺寸和特性尺寸。硅晶圆尺寸是在半导体生产过程中硅晶圆使用的直径值。总的来说，一套特定的硅晶圆生产设备所能生产的硅晶圆尺寸是固定，因为对原设备进行改造来生产新尺寸的硅晶圆而花费资金是相当惊人的，这些费用几乎可以建造一个新的生产工厂。这样我们就无法随心所欲地增大晶圆尺寸。
你可能这样想像，硅晶圆尺寸越大越好，这样每块晶圆能生产更多的芯片。然而，硅晶圆有一个特性来限制制造商随意增加硅晶圆的尺寸，那就是在晶圆生产过程中，离晶圆中心越远就越容易出现坏点。因此从硅晶圆中心向外扩展，坏点数是呈上升趋势。半导体生产商们也总是致力于在尽量大的晶圆上控制坏点的数量，比如8086 CPU制造时最初所使用的晶圆尺寸是50mm，而现在英特尔已经开始使用300mm尺寸硅晶圆生产工厂生产新一代处理器。
至于蚀刻尺寸是制造设备在一个硅晶圆上所能蚀刻的一个最小尺寸。因此当你听见P4采用0.13微米制程时，这意味意指Pentium 4的晶体管尺寸最小可以做成0.13微米那么大，就是说这个加工厂在晶圆上所能蚀刻的最小晶体管尺寸是0.13微米。你将通常看见“蚀刻尺寸”和“晶体管尺寸”这两个术语是可以交换使用的，因为在一志集成电路上的最重要的特性就是晶体管。
8086有3u蚀刻尺寸，Pentium的蚀刻尺寸是0.8u，并且Pentium 4的蚀刻尺寸当前是0.13u，而目前英特尔的正在建造的硅晶圆厂能蚀刻0.09u的蚀刻尺寸。象硅晶圆尺寸一样，蚀刻尺寸也是被固定的，所有的硅晶圆制造厂都是按某几个特定的蚀刻尺寸来生产芯片。虽然在这篇文章中我们将进行关于蚀刻尺寸更多的谈论，但我们现在要指出的是—它是一个被固定的参数，也是不经常变化。下面我们将通过一个简单的例子，对硅晶圆尺寸和蚀刻尺寸进行更详细的说明。
SOG是一家来自以色列的大健康生活美容仪器解决方案供应商，旗下拥有H5·Rhea V拉缇、H6·Hydropop氢养机、白瓷机等多种生活美容仪器。如果你有相关的设备采购需求，可以联系他们▫⋅欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）