半导体封装设备有哪些？要高精度、高速度、高良率。

半导体封装设备目前比较主流的有卓兴半导体、新益昌、ASM等，其中卓兴半导体更符合问题中要求的高精度、高度度和高良率，他们总结并提出的3C固晶法则从Correction校正、Control控制和Continuity连续这三个层面改善和提高了固晶的精度、速度、良率，精度可以达到固晶位置误差＜±10um、角度误差＜0.5°，速度可以达到40K/H，良率可以达到99.99%。

1nm芯片不是极限。

1nm就是摩尔极限，也就是说，硅基芯片的极限精度理论上只能达到1nm，但由于自然环境的限制，其实际精度永远不可能达到1nm。

制程越小，功耗越小，在实现相同功能的情况下，发热小，电池可使用的时间更长。这就是芯片制程越来越小的主要原因。

台积电已经研发出了3nm芯片制造，本以为自己已经独占鳌头，却让人没有想到的是，近日英特尔突然宣布它们已经突破了芯片的摩尔极限，并且已经研发出三套方案，1nm不再是芯片精度的尽头。

发展：

芯片上有无数个晶体管，他们是芯片的核心，也就说，目前的技术是要把晶体管做的越来越小，这样，芯片上能容纳的晶体管就很多，芯片的性能就随之增加。

而目前最小的是1 nm栅极长度的二硫化钼晶体管。而且，并不是到1nm才会发生击穿效应，而是进入7nm节点后，这个现象就越来越明显了，电子从一个晶体管跑向另一个晶体管而不受控制，晶体管就丧失了原来的作用。

硅和二硫化钼（MoS2）都有晶体结构，但是，二硫化钼对于控制电子的能力要强于硅，众所周知，晶体管由源极，漏极和栅极，栅极负责电子的流向，它是起开关作用，在1nm的时候，栅极已经很难发挥其作用了，而通过二硫化钼，则会解决这个问题，而且，二硫化钼的介电常数非常低，可以将栅极压缩到1nm完全没有问题。

1nm是人类半导体发展的重要节点，可以说，能不能突破1nm的魔咒，关乎计算机的发展，虽然二硫化钼的应用价值非常大，但是，目前还在早期阶段，而且，如何批量生产1nm的晶体管还没有解决，但是，这并不妨碍二硫化钼在未来集成电路的前景。

芯片工艺中overlay的意思：套刻精度(OverlayAccuracy)的基本含义是指前后两道光刻工序之间彼此图形的对准精度(3σ),如果对准的偏差过大,就会直接影响产品的良率。

电路制造在半导体芯片表面上的集成电路又称薄膜（thin-film）集成电路。另有一种厚膜（thick-film）集成电路（hybrid integrated circuit）是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路。

从1949年到1957年，维尔纳·雅各比（Werner Jacobi）、杰弗里·杜默（Jeffrey Dummer）、西德尼·达林顿（Sidney Darlington）、樽井康夫（Yasuo Tarui）都开发了原型，但现代集成电路是由杰克·基尔比在1958年发明的。

其因此荣获2000年诺贝尔物理奖，但同时间也发展出近代实用的集成电路的罗伯特·诺伊斯，却早于1990年就过世。

---