1 若设被减数是x，减数是y，低位向本位的借位B，则差函数F=∑（m1,m2,m4,m7）,本位向高位的借位D=∑（m1,m2,m3,m7）,将x、y分别接74153的地址端B、A（注意顺序不能错），1C0-1C3分别接B、/B、/B、B，2C0-2C3分别接B、B、/B、B，则从74153的输出端1Y、2Y分别得到F、B。
2 若设输入的余3BCD代码是ABCD，输出的自反2421BCD码WXYZ，则7483的被加数端分别接ABCD，7483的加数端分别接/A、/A、A和高电平，注意连接的顺序是由高位到低位，那么7483的和数输出端S3-S0就是自反2421BCD码WXYZ。
选择器2的使能G2接反向器的输出，选择器1的使能G1接反向器的输入 这个输入做3路选择信号的C端，加上已经有的A，B，就可以了。
根据全加器真值表，可写出和s，高位进位co的逻辑函数。
a1a0作为两个输入变量，即加数和被加数a、b，d0～d3为第三个输入变量，即低位进位ci，1y为全加器的和s，2y全加器的高位进位co，
则可令数据选择器的输入为：a1=a，a0=b,1do=1d3=ci，1d1=1d2=ci反，2d0=0,2d3=1,2d1=2d2=ci，1q=s1,2q=co；可以根据管脚所对应的连接电路。
扩展资料：
多路选择器常见分类有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS152）、16选1数据选择器（可以用两片74151连接起来构成）等之分。多路选择器还包括总线的多路选择，模拟信号的多路选择等,相应的器件也有不同的特性和使用方法具体可以查找相关网站。
-多路选择器
74160是十进制计数器，要组成26进制和46进制计数器，都必须用两两片。首先用清0法分别改26进制和46进制，26的二进制数是0010 0110，46的状态是0100 0110。恰好都有3位1，就用两个3输入与非门74LS10产生清0信号。两个清0信号再用74LS153来选择即可。逻辑图如下。
多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。
一 多路选择器
多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、 单路输出的组合逻辑电路。
1逻辑特性
(1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。
�
(2) 构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即
2典型芯片
常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。
(1) 四路数据选择器T580的管脚排列图和逻辑符号
图714(a)、(b)是型号为T580的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，D0～D3为数据输入端；A1、A0为选择控制端；W、W为互补输出端。
图714 T580的管脚排列图和逻辑符号
(2) 四路数据选择器T580的功能表
四路数据选择器的功能表如表74所示。
表74 四路选择器功能表
选择控制输入
A1 A0
数 据 输 入
D0 D1 D2 D3
输 出
W
0 0
0 1
1 0
1 1
D0 d d d
d D1 d d
d d D2 d
d d d D3
D0
D1
D2
D3
(3) 四路数据选择器T580的输出函数表达式
由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为
式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。�
类似地，可以写出2n路选择器的输出表达式
式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。
�
3．应用举例
多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。
(1) 用具有n个选择控制变量的多路选择器实现n个变量函数
一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0 。
例1 用多路选择器实现如下逻辑函数的功能
��� F(A,B,C)=∑m(2,3,5,6)�
�
解 由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。�
� 因为8路数据选择器的输出表达式为
逻辑函数F的表达式为
比较上述两个表达式可知：要使W=F，只需令A2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。据此可作出用8路选择器实现给定函数的逻辑电路图，如图715所示。
图715 逻辑电路图
上述方案给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法。
(2) 用具有n个选择控制变量的多路选择器实现n+1个变量的函数 一般方法:从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式：
以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。
例2 假定采用4路数据选择器实现逻辑函数
F(A,B,C)=∑m(2,3,5,6)�
�
解 由于四路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制端A1、A0相连，则可将函数F的表达式表示成如下形式：
���
显然，要使4路选择器的输出W与函数F相等，只需D0=0、D1=1 、D2=C 、D3=C 。据此，可作出用4路选择器实现给定函数功能的逻辑电路图如图716所示。类似地，也可以选择A、C或者B、C作为选择控制变量，选择控制变量不同，将使数据输入不同。
图716 逻辑电路图
上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。
�
(3) 用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数
当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现 。在确定各数据输入时，通常借助卡诺图。
�
例3 用4路选择器实现如下4变量逻辑函数的功能
�� �F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)�
�
解 用4路选择器实现该函数时，应从卡诺图的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。
①选用变量A和B作为选择控制变量
假定选用变量A和B作为选择控制变量，首先作出函数的卡诺图如图717(a)所示。
图717 例3 的两种方案
A、B两个选择变量按其组合将原卡诺图划分为4个子卡诺图--2变量卡诺图(对应变量C和D)，如图中虚线所示。各子卡诺图所示的函数就是与其选择控制变量对应的数据输入函数Di。求数据输入函数时，函数化简可以在卡诺图上进行。注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。分别化简图717(a)中的每个子卡诺图，见图中实线圈(标注这些圈对应的"与"项时应去掉选择控制变量)，即可得到各数据输入函数Di分别为
��
；
；
据此，可得到实现给定函数的逻辑电路图如图717(b)所示。除4路选择器外，附加了4个逻辑门。
�
②选用变量B和C作为选择控制变量
如果选用变量B和C作为选择控制变量，则各数据输入函数对应的子卡诺图(对应变量A和D)如图717(c)所示。经卡诺图化简后，可得到各数据输入函数为
； ； ；
相应逻辑电路图如图717(d)所示，只附加一个与非门。显然，实现给定函数用B、C作为选择控制变量更简单。
由上述可见，用n个选择控制变量的MUX实现m个变量(m-n≥2)的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。
�
例4 用一片T580双4路选择器实现4变量多输出函数。 函数表达式为
F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)�
F2(A,B,C,D)=∑m(8,10,12,13,15)��
解 假定选取函数变量A、B作为MUX的选择控制变量A1、A0 ，可作出F1、F2的卡诺图如图718所示。
图718 Di的卡诺图合并情况
图中，Di对应的子卡诺图即为卡诺图的各列。若令T580的1W=F1，2W=F2，则化简后可得
； ； ；
； ； ；
实现函数F1和F2的电路图如图719所示。
图719 逻辑电路图
�
二多路分配器�
多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。图720所示为4路分配器的逻辑符号。
图720 四路数据分配器的逻辑符号
图中，D为数据输入端，A1、A0为选择控制输入端，f0～f3为数据输出端。其功能表如表75所示。�
表75 四路分配器功能表
A1 A0
f0 f1 f2 f3
0 0
0 1
1 0
1 1
D 0 0 0
0 D 0 0
0 0 D 0
0 0 0 D
由功能表可知，4路分配器的输出表达式为
�
；
；
式中，mi(i=0～3)是选择控制变量的4个最小项。�
多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图721所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。
图721 8路数据传输示意图
以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。
�
例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。
�
解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 722所示进行连接，即可实现ABC和XYZ的等值比较。
图722 比较器逻辑电路图
从图722可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0 ，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。
演示如下：
用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。
7400 TTL 2输入端四与非门
7401 TTL 集电极开路2输入端四与非门
7402 TTL 2输入端四或非门
7403 TTL 集电极开路2输入端四与非门
7404 TTL 六反相器
7405 TTL 集电极开路六反相器
7406 TTL 集电极开路六反相高压驱动器
7407 TTL 集电极开路六正相高压驱动器
7408 TTL 2输入端四与门
7409 TTL 集电极开路2输入端四与门
7410 TTL 3输入端3与非门
74107 TTL 带清除主从双J-K触发器
74109 TTL 带预置清除正触发双J-K触发器
7411 TTL 3输入端3与门
74112 TTL 带预置清除负触发双J-K触发器
7412 TTL 开路输出3输入端三与非门
74121 TTL 单稳态多谐振荡器
74122 TTL 可再触发单稳态多谐振荡器
74123 TTL 双可再触发单稳态多谐振荡器
74125 TTL 三态输出高有效四总线缓冲门
74126 TTL 三态输出低有效四总线缓冲门
7413 TTL 4输入端双与非施密特触发器
74132 TTL 2输入端四与非施密特触发器
74133 TTL 13输入端与非门
74136 TTL 四异或门
74138 TTL 3-8线译码器/复工器
74139 TTL 双2-4线译码器/复工器
7414 TTL 六反相施密特触发器
74145 TTL BCD—十进制译码/驱动器
7415 TTL 开路输出3输入端三与门
74150 TTL 16选1数据选择/多路开关
74151 TTL 8选1数据选择器
74153 TTL 双4选1数据选择器
74154 TTL 4线—16线译码器
74155 TTL 图腾柱输出译码器/分配器
74156 TTL 开路输出译码器/分配器
74157 TTL 同相输出四2选1数据选择器
74158 TTL 反相输出四2选1数据选择器
7416 TTL 开路输出六反相缓冲/驱动器
74160 TTL 可预置BCD异步清除计数器
74161 TTL 可予制四位二进制异步清除计数器
74162 TTL 可预置BCD同步清除计数器
74163 TTL 可予制四位二进制同步清除计数器
74164 TTL 八位串行入/并行输出移位寄存器
74165 TTL 八位并行入/串行输出移位寄存器
74166 TTL 八位并入/串出移位寄存器
74169 TTL 二进制四位加/减同步计数器
7417 TTL 开路输出六同相缓冲/驱动器
74170 TTL 开路输出44寄存器堆
74173 TTL 三态输出四位D型寄存器
74174 TTL 带公共时钟和复位六D触发器
74175 TTL 带公共时钟和复位四D触发器
74180 TTL 9位奇数/偶数发生器/校验器
74181 TTL 算术逻辑单元/函数发生器
74185 TTL 二进制—BCD代码转换器
74190 TTL BCD同步加/减计数器
74191 TTL 二进制同步可逆计数器
74192 TTL 可预置BCD双时钟可逆计数器
74193 TTL 可预置四位二进制双时钟可逆计数器
74194 TTL 四位双向通用移位寄存器
74195 TTL 四位并行通道移位寄存器
74196 TTL 十进制/二-十进制可预置计数锁存器
74197 TTL 二进制可预置锁存器/计数器
7420 TTL 4输入端双与非门
7421 TTL 4输入端双与门
7422 TTL 开路输出4输入端双与非门
74221 TTL 双/单稳态多谐振荡器
74240 TTL 八反相三态缓冲器/线驱动器
74241 TTL 八同相三态缓冲器/线驱动器
74243 TTL 四同相三态总线收发器
74244 TTL 八同相三态缓冲器/线驱动器
74245 TTL 八同相三态总线收发器
74247 TTL BCD—7段15V输出译码/驱动器
74248 TTL BCD—7段译码/升压输出驱动器
74249 TTL BCD—7段译码/开路输出驱动器
74251 TTL 三态输出8选1数据选择器/复工器
74253 TTL 三态输出双4选1数据选择器/复工器
74256 TTL 双四位可寻址锁存器
74257 TTL 三态原码四2选1数据选择器/复工器
74258 TTL 三态反码四2选1数据选择器/复工器
74259 TTL 八位可寻址锁存器/3-8线译码器
7426 TTL 2输入端高压接口四与非门
74260 TTL 5输入端双或非门
74266 TTL 2输入端四异或非门
7427 TTL 3输入端三或非门
74273 TTL 带公共时钟复位八D触发器
74279 TTL 四图腾柱输出S-R锁存器
7428 TTL 2输入端四或非门缓冲器
74283 TTL 4位二进制全加器
74290 TTL 二/五分频十进制计数器
74293 TTL 二/八分频四位二进制计数器
74295 TTL 四位双向通用移位寄存器
74298 TTL 四2输入多路带存贮开关
74299 TTL 三态输出八位通用移位寄存器
7430 TTL 8输入端与非门
7432 TTL 2输入端四或门
74322 TTL 带符号扩展端八位移位寄存器
74323 TTL 三态输出八位双向移位/存贮寄存器
7433 TTL 开路输出2输入端四或非缓冲器
74347 TTL BCD—7段译码器/驱动器
74352 TTL 双4选1数据选择器/复工器
74353 TTL 三态输出双4选1数据选择器/复工器
74365 TTL 门使能输入三态输出六同相线驱动器
74365 TTL 门使能输入三态输出六同相线驱动器
74366 TTL 门使能输入三态输出六反相线驱动器
74367 TTL 4/2线使能输入三态六同相线驱动器
74368 TTL 4/2线使能输入三态六反相线驱动器
7437 TTL 开路输出2输入端四与非缓冲器
74373 TTL 三态同相八D锁存器
74374 TTL 三态反相八D锁存器
74375 TTL 4位双稳态锁存器
74377 TTL 单边输出公共使能八D锁存器
74378 TTL 单边输出公共使能六D锁存器
74379 TTL 双边输出公共使能四D锁存器
7438 TTL 开路输出2输入端四与非缓冲器
74380 TTL 多功能八进制寄存器
7439 TTL 开路输出2输入端四与非缓冲器
74390 TTL 双十进制计数器
74393 TTL 双四位二进制计数器
7440 TTL 4输入端双与非缓冲器
7442 TTL BCD—十进制代码转换器
74447 TTL BCD—7段译码器/驱动器
7445 TTL BCD—十进制代码转换/驱动器
74450 TTL 16:1多路转接复用器多工器
74451 TTL 双8:1多路转接复用器多工器
74453 TTL 四4:1多路转接复用器多工器
7446 TTL BCD—7段低有效译码/驱动器
74460 TTL 十位比较器
74461 TTL 八进制计数器
74465 TTL 三态同相2与使能端八总线缓冲器
74466 TTL 三态反相2与使能八总线缓冲器
74467 TTL 三态同相2使能端八总线缓冲器
74468 TTL 三态反相2使能端八总线缓冲器
74469 TTL 八位双向计数器
7447 TTL BCD—7段高有效译码/驱动器
7448 TTL BCD—7段译码器/内部上拉输出驱动
74490 TTL 双十进制计数器
74491 TTL 十位计数器
74498 TTL 八进制移位寄存器
7450 TTL 2-3/2-2输入端双与或非门
74502 TTL 八位逐次逼近寄存器
74503 TTL 八位逐次逼近寄存器
7451 TTL 2-3/2-2输入端双与或非门
74533 TTL 三态反相八D锁存器
74534 TTL 三态反相八D锁存器
7454 TTL 四路输入与或非门
74540 TTL 八位三态反相输出总线缓冲器
7455 TTL 4输入端二路输入与或非门
74563 TTL 八位三态反相输出触发器
74564 TTL 八位三态反相输出D触发器
74573 TTL 八位三态输出触发器
74574 TTL 八位三态输出D触发器
74645 TTL 三态输出八同相总线传送接收器
74670 TTL 三态输出44寄存器堆
7473 TTL 带清除负触发双J-K触发器
7474 TTL 带置位复位正触发双D触发器
7476 TTL 带预置清除双J-K触发器
7483 TTL 四位二进制快速进位全加器
7485 TTL 四位数字比较器
7486 TTL 2输入端四异或门
7490 TTL 可二/五分频十进制计数器
7493 TTL 可二/八分频二进制计数器
7495 TTL 四位并行输入\输出移位寄存器
可以参考http://www21iccom/news/html/68/show13742htm
7497 TTL 6位同步二进制乘法器
根据74153的功能表（见附图）可以发现，153芯片的选通信号输入只有两个，即a0和a1，而输入变量有三个，所以如何选择剩下这个输入变量的输入位置是解决这题的关键。分析功能表可知，若将第三个信号作为芯片使能，无法达到预期效果，那么只有将最后一个信号接到153的数据输入通道。此处令a0接b，a1接c，数据输入通道（d1~d4）接a，再根据需要实现功能的真值表（如下：）
abc y
000 1
001 0
010 0
011 1
100 0
101 1
110 1
111 0
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）