IT审计师要考什么试啊？

软件设计师考前冲刺与考点分析免费下载

tqmx

软件设计师是指能根据软件开发项目管理和软件工程的要求，按照系统总体设计规格说明书进行软件设计，编写程序设计规格说明书等相应的文档的实用性人才。还能够组织和指导程序员编写、调试程序，并对软件进行优化和集成测试，开发出符合系统总体设计要求的高质量软件；具有工程师的实际工作能力和业务水平，可聘任工程师职务。2004年人社部将高级程序员更名为软件设计师

Java程序员应聘一般要经过笔试和面试。作为一个技术人员，特别是刚出道的，笔试的成绩是比较重要。以下是我经过几次笔试总结的一些经验教训。

一般来说，试题会分为三个部分，Java基础、数据库基础和综合题。

首先是Java基础，这个很简单，也就是考考你对Java语言本身的理解，包括语法，类库的使用等。有选择题，也会有写代码题。写代码的时候认真仔细就是了。基础题答案一般都比较死，所以尽量不要错。在这，出一道我遇到的题考考大家，Java编程：把American，Japan，China，France，Brazil按英文字母排序。说说思路就行了:)

其次是数据库。准确的说，考的不是数据库，而是SQL语句。一般题型是，给两三个表，然后让你根据需求写SQL。最普通的就是学生表、选课表和成绩表。要掌握的就是连接查询，还有就是一些函数（建表、表 *** 作等就不说了哈）。其实这些都相当简单，但是往往被新手忽略。我就遭过，因为有半年没写过SQL了，连接查询搞忘完了，有两次笔试都空起，结果可想而知。这些是必备技术，千万不能空起啊！

然后是综合题。之所以说是综合题，是因为包含的内容比较多，一般都是主观题。这里，人家是想看看你对Java高级技术以及周边技术的了解程度和运用能力，说白了，就是考概念和考应用题。这里说的Java高级技术，也就是J2EE架构中的技术，这些不会的话，人家是不得要你的。如果你会一些流行的技术框架，那就更好了。所谓Java周边技术，包括>

IT审计师，主要考以下科目（含占分比例）：

信息系统的审计流程 (14%)，IT治理与管理(14%)，信息系统的购置、开发与实施(19%)，信息系统的 *** 作、维护与支持(23%)，信息资产的保护(30%)。

注册信息系统审计师（通常称IT审计师）目前已经成为全球范围最抢手的高级人才。这些人才一般都具备全面的计算机软硬件知识，对网络和系统安全有独特的敏感性，并且对财务会计和单位内部控制有深刻的理解。随着计算机技术在管理中的广泛运用，传统的控制、管理、检查和审计技术都受到巨大的挑战。国际会计师审计师事务所、专业咨询公司、软件供应商特别是经济管理类的集成软件供应商和高级管理顾问都将控制风险，尤其是控制计算机环境风险和信息系统运行风险作为管理咨询和服务的重点。几乎所有的大型跨国公司，由于普遍使用大型管理信息系统，都非常重视对信息系统安全和稳定性的控制，常常高薪聘请IT审计师进行内部审计。

模拟电路 1、 基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个 节点的电荷相等 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点 ，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。( 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器 。当RC<< period - setup hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为 ） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 20031106 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 20031106 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA20031106 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 20031106 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith Pwell processPlot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve （威盛笔试题c ircuit design-beijing-031109） 25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and explain 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子） 27、用mos管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 ｉｎｐｕｔ AND gate and explain which ｉｎｐｕｔ has faster response for output rising edge(less delay tim e)。（威盛笔试题circuit design-beijing-031109） 29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 20031106 上海笔试试题） 31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 32、画出Y=AB+C的cmos电路图。（科广试题） 33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试） 34、画出CMOS电路的晶体管级电路图，实现Y=AB+C(D+E)。（仕兰微电子） 35、利用4选1实现F(x,y,z)=xz+yz’。（未知） 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简） 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（ Infineon笔试） 38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么 ？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知） 39、用与非门等设计全加法器。（华为） 40、给出两个门电路让你分析异同。（华为） 41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知） 43、用波形表示D触发器的功能。（扬智电子笔试） 44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 45、用逻辑们画出D触发器。（威盛VIA 20031106 上海笔试试题） 46、画出DFF的结构图,用verilog实现之。（威盛） 47、画出一种CMOS的D锁存器的电路图和版图。（未知） 48、D触发器和D锁存器的区别。（新太硬件面试） 49、简述latch和filp-flop的异同。（未知） 50、LATCH和DFF的概念和区别。（未知） 51、latch与register的区别,为什么现在多用register行为级描述中latch如何产生的。 （南山之桥） 52、用D触发器做个二分颦的电路又问什么是状态图。（华为） 53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试） 54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） 55、How many flip-flop circuits are needed to divide by 16 (Intel) 16分频？ 56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage （未知） 57、用D触发器做个4进制的计数。（华为） 58、实现N位Johnson Counter,N=5。（南山之桥） 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微 电子） 60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） 61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） 62、写异步D触发器的verilog module。（扬智电子笔试） module dff8(clk , reset, d, q); ｉｎｐｕｔ clk; ｉｎｐｕｔ reset; ｉｎｐｕｔ [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试） module divide2( clk , clk_o, reset); ｉｎｐｕｔ clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件 有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试） PAL，PLD，CPLD，FPGA。 module dff8(clk , reset, d, q); ｉｎｐｕｔ clk; ｉｎｐｕｔ reset; ｉｎｐｕｔ d; output q; reg q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子） 66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） 67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知） 68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的） 。（威盛VIA 20031106 上海笔试试题） 69、描述一个交通信号灯的设计。（仕兰微电子） 70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试） 71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（ 1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（） 72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零： （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知） 73、画出可以检测10010串的状态图,并verilog实现之。（威盛） 74、用FSM实现101101的序列检测模块。（南山之桥） a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a： 00011001 10110100100110 b： 0000000000100100000000 请画出state machine；请用RTL描述其state machine。（未知） 75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐 笔试） 76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试） 77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假 设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微 电子） 78、sram，falsh memory，及dram的区别？（新太硬件面试） 79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度， 增大电容存储容量）（Infineon笔试） 80、Please draw schematic of a common SRAM cell with 6 transistors,point out w hich nodes can store data and which node is word line control （威盛笔试题cir cuit design-beijing-031109） 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL, SDR IRQ: Interrupt ReQuest BIOS: Basic ｉｎｐｕｔ Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO)。 动态随机存储器的英文缩写(DRAM)。 名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS, USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换 )或者是中文的，比如：a量化误差 b直方图 c白平衡 ____________________________________________________________

学生证、身份z、英语等级证书等。南京中电鸿信信息科技有限公司的中电鸿信it与技术研发岗笔试需要携带学生证、身份z、英语等级证书、计算机等级证书、成绩单（含排名）、获奖证书（在读学历阶段）、认证资格证书等原件，以及2B铅笔、签字笔等考试用具。研发是指根据公司或者客户要求进行产品研发，并最终给出具体实施方案，完成研发项目的专业人员。

以上就是关于软件设计师考试都考什么内容全部的内容，包括:软件设计师考试都考什么内容、JAVA面试的时候一般考什么、IT审计师要考什么试啊等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！