什么是pcb软件

1AltiumProtel系列

Protel是PROTEL(现为Altium)公司在20世纪80年代末推出的线路板设计软件。

Protel99是基于Windows *** 作系统下的纯32位电路设计制版系统。Protel99提供了一个集成的设计环境，包括了原理图设计和PCB布线工具，集成的设计文档管理，支持通过网络进行工作组协同设计功能。

Protel99的主要特性如下:

Protel99设计系统运行稳定而且高效;

Smart Tool(智能工具)技术将所有的设计工具集成在单一的设计环境中;

Smart Doc(智能文档)技术将所有的设计数据文件储存在单一的设计数据库中，用设计管理器来统一管理。设计数据库以ddb为后缀方式，在设计管理器中统一管理。使用设计管理器统一管理的文档是在Protel99中新提出来的，以前版本中没有;

Smart Team(智能工作组)技术能让多个设计者通过网络安全地进行单独设计，再通过工作组管理功能将各个部分集成到设计管理器中;

PCB自动布线规则的复合选项极大地方便了布线规则的设计;利用在线规则检查功能支持集成的PCB布线;

集成的PCB自动布线系统使用了最新的人工智能技术，如人工神经网络,模糊专家系统、模糊理论和模糊神经网络等技术，即使对于很复杂的电路板，其布线结果也能达到专家级的水平;

对印刷电路板设计时的自动布局采用两种不同的布局方式，即Cluster Placer(组群式)和基于统计方式(Statistical Placer)。在以前版本中只提供了基于统计方式的布局;

Protel99新增加了自动布局规则设计功能，Placement标签页是在Protel99中新增加的，用来设置自动布局规则的项目;增强的交互式布局和布线模式，包括"Push and shove"。

由于Protel99SE软件简单易用，非常适合作为初学者学习原理图和PCB设计的入门教材，因此受到了广大电子工作者的欢迎。

2Altium Designer 60

2005年底，Protel软件的原厂商Altium公司推出了Protel系列的最新高端版本Altium Designer 60。Altium Limited宣布发布Altium Designer 60，它是完全一体化电子产品开发系统的下一个版本。Altium Designer是业界首例将设计流程、集成化PCB设计,可编程器件(如FPGA)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产品。

这款最新高端版本Altum Designer6。除了全面继承包括Protel99SE,Protel2004在内的先前一系列版本的功能和优点以外，还增加了很多新的高端功能，是业界第一款也是唯一—款完整的板级设计解决方案。Altium Designer 60拓宽了板级设计的传统界限，全面集成了FPGA设计功能和SOPC设计实现功能，从而允许工程师将系统设计中的FPGA与PCB设计集成在一起。

Altium Designer 60特点:

支持原理图输入和HDL硬件描述输入模式;

支持基于VHDL的设计仿真，混合信号电路仿真和布局前/后信号完整性分析;

Altium Designer 60的布局布线采用完全规则驱动模式，并且在PCB布线中采用了无网格的SitusTM拓扑逻辑自动布线功能;Altium Designer 60将完整的CAM输出功能能的编辑结合在一起;

Altum Designer 60极大地减少了在高密度板卡上带有大量管脚器件封装的设计时间，简化了复杂板卡的设计导航功能，设计师可以有效处理高速差分信号，尤其对大规模可编程器件上的大量LVDS资源;

Altium Designer 60充分利用可得到的板卡空间和现代封装技术，以更有效的流程设计和更低的制造成本，缩短上市时间;

Altium Designer 60集成了FPGA和板级设计的功能，因此非常适合电路板上具有可编程FPGA器件的设计，使得用户无须使用FPGA厂商提供的第三方软件单独进行HDL的编程设计，极大地缩短了开发周期，由于其具有更完善的布线系统，因此也比较适合复杂的高速电路板的设计。

3Mentor Graphics PADS系列

PADS EDA系统包括Power Logic Power PCB、CAM350和 Hyper Lynx四个部分。

PowerLogic71和PowerPCB71是Mentor Graphics公司推出的优秀EDA设计软件，深受用户的喜爱。PowerPCB特点:

集成的设计环境，各种功能均易于使用;利用PADS印刷电路板PCB设计方案;

从简单到复杂的印刷电路板设计过程，达到高的ROl;提高生产效率并缩短设计周期时间;

用最少的分析和仿真工具保持设计完整性。

Mentor Graphics PADS系列的功能和Protel系列相似，具备完善的从原理图到PCB的设计系统，应用范围也很广。

4Allegro系统互连设计平台

Cadence Allegro系统互连设计平台通过IC,封装和PCB之间的约束驱动的协同设计，实现降低成本并加快上市的时间。

Cadence Allegro特点:

使用该平台的协同设计方法，工程师可以迅速优化I/O缓冲与IC,封装和PCB之间的系统互连，避免了硬件的重新投片，缩减了硬件成本和设计周期;

约束驱动的Allegro流程包含了设计输入,信号完整性和物理PCB设计的高级功能;

从高速,高性能产品设计到日用品市场，Cadence提供了与现有技术的轻松集成，让使用者可以对现有设计流程进行实质性改良，通过最新和最先进的技术支持所有市场领域;

拥有Cadence Encounter和Virtuoso平台的支持，Allegro协同设计方法能够实现有效的设计链结合。

Allegro系统是PCB设计的优秀软件，在通信等高速PCB设计领域有广泛应用，其信号完整性分析功能非常适合万兆级产品的设计。5cadence OrCAD

Cadence OrCAD 105全功能增强套件具有记时验证功能以及新OrCAD技术，是目前为止OrCAD功能最强大的一个版本。

5cadence OrCAD

Cadence OrCAD 105全功能增强套件具有记时验证功能以及新OrCAD技术，是目前为止OrCAD功能最强大的一个版本。

Cadence OrCAD 105让PCB的设计进入更细节阶段，与PSpice结合可应用在Allegro平台上。此组系是一套完整的涵盖前端至后端、使用微软视窗平台的流程，可以供PCB设计师透过工具整合与程式自动化改善生产力与缩短进入市场的时间。OrCAD Unison Suite整合了4种新近加强型的产品，在单—套装软体当中即可提供设计师所需的所有工具。

OrCAD105包括供设计输入的Orcad CaptureR，供类比与混合信号模拟用的PSpiceRA/DBasics,供电路板设计的OrcadLayoutR以及供高密度电路板自动绕线的SPECCTRAR4U。新加入的SPECCTRA用以支援日益复杂的各种高速,高密度印刷电路板设计。SPECCTRA提供给设计师一种以形状为基础的,功能强大的绕线器，可在减少使用者介入的情况下完成各种复杂设计。

6P-CAD2006PCB设计软件

P-CAD2006提供大量的新功能和增强功能，从而扩展了PCB专业人员的设计能力。从设计入门到制造，P-CAD2006包括了所有必需的工具，可以快速高效地处理板级设计任务。

P-CAD2006特点

P-CAD2006是面向PCB设计工程师的板级设计系统。此版本提供超过50种新的功能以及增强的功能，提供针对布局、自动布线和交互式布线的技术更新，改进的CAM文件编辑和电路仿真，以及许多增加的功能，以此来更出色地控制整个PCB设计流程。

P-CAD2006的另一个重要的功能是Altium的CAMtastic2006CAM文件编辑器，它能够在电路板送去制造之前编辑完整的制造文件数据，并且能够提供增强的SPICE3f5/XSpice混合信号电路仿真。

P-CAD2006是一套功能完备的设计系统，涵盖了从电路设计到信号仿真再到制造的整个过程，非常适合电路板的一体化设计。

版图设计可以参考下面的软件：

Cadence EDA软件

数字系统模拟工具Verilog-XL

电路图设计工具Composer

电路模拟工具Analog Artist

射频模拟工具Spectre RF

版图编辑器Virtuoso Layout

布局布线工具Preview

版图验证工具Dracula等

扩展资料：

利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。

Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联，约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。

由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。

参考资料来源：百度百科-Cadence

参考资料来源：百度百科-eda （电子设计自动化）

可以用阿狸狗安装补丁，但补丁安装完后要还重新破解，才可以使用。

Cadence172破解版是一款非常专业的电子设计自动化软件。该软件可以满足不同行业用户进行仿真和高端电路设计 *** 作，在新版本中增加了很多，比如优化了开始菜单快捷键，还增强了PDF输出功能，涵盖了几乎所有的电子设计流程。

cadence设计系统公司于日前发布了其新的诚意大作cadence spb  orcad allegro 172，该版本其为我们带来了一些全新易用特性。

但是为了提高cadence allegro及orcad 170的仿真性能，将只支持64位版本的 *** 作系统，以充分利用最新硬件的存储及io性能。

cadence软件特色细节

1、宏记录器可用于复杂的原理图编辑和定制过程的录制。

2、与强大的元件信息系统（cis）高度集成，促进优选器件和已有器件库的重用，可以加快原理图设计进程，降低项目成本。

3、图形化、平面化和层次化设计能力提高了原理图设计效率。

4、为用户提供超过200万的免费元件库，便于灵活选择设计元件。

5、便于查找元件，并与mrp、erp、pdm数据库实现高度集成。

6、可进行数据流程、封装以及互联的在线设计规则检查。

7、集中管理物料编号和器件信息。

8、可以导入和导出所有常用的设计文件格式。

9、用户可以对元件、连线、网络、引脚和标题框进行灵活的编辑和定义。

10、对模拟电路不仅可进行直流、交流、瞬态等基本电路特性分析，而且可进行参数扫描分析和统计分析。

cadence破解版亮点优势

1、得到cadence encounter与virtuoso平台的支持。

2、应用平台的协同设计方法，工程师可以迅速优化i/o缓冲器之间和跨集成电路、封装和pcb的系统互联。

3、系统互联平台能够跨集成电路、封装和pcb协同设计高性能互连。

4、约束驱动的allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。

5、该方法能避免硬件返工并降低硬件成本和缩短设计周期。

6、allegro协同设计方法使得高效的设计链协同成为现实。

破解步骤

1、来体验阿狸狗破戒大师，选择第一项安装cadence spb。下载地址为：>

2、选择你的安装版本cadence spb 172-2016，选择源文件的位置和你的安装路径，下面的安装模式选择“一条龙”就可以了，安装路径不要出现空格和任何中文字符。

3、安装过程是完全自动的，等自动安装结束即可，中间最好不要进行其它 *** 作以免安装失败，大概需要7、8分钟左右的等待时间。

4、安装的时候记得关闭杀毒软件，以免自动安装出现失败的情况。

5、安装完成后，就会出现破解成功的界面了。

主要功能

可自定义的工具栏-提供更能够个人化的自定义工具栏属性，现在能让更多指令变成一个图标。

锐角检测-对于锐角的检查，使用者可以通过定义锐角角度来将以下四种情况进行确认。（line to pad，shape edge to edge，line to line，line to shape）。

状态栏的显示与隐藏设定-现在您可以设定status bar上需要显示或隐藏的信息。

维持padstacks定义-如果设计当中有对零件包装进行replace padstack，那么在refresh symbol时能够选择是否要保留现在设计中的padstack名称而不被刷新。

效能提升-cpu效能提升10-20%，import logic对于有很多pin数的device（>2k pins）条件时，处理速度比以往都要快。

孔的间距检查-通过check holes within pads的设定，无论hole有无pad皆会依cm spacing内hole 的间距设定执行检查。

字符长度增加-default internal的名称长度由原本的32个字符现可增加到255个字符。

IC版图设计主要有以下几个比较牛的软件（用不用服务器都可，PC直接能跑客户端的）：

Cadence EDA软件

数字系统模拟工具Verilog-XL；

电路图设计工具Composer；

电路模拟工具Analog Artist；

射频模拟工具Spectre RF；

版图编辑器Virtuoso Layout；

布局布线工具Preview；

版图验证工具Dracula等

Synopsys EDA软件

综合平台 DC Ultra

布局布线系统 Apollo-II

三维全芯片参数提取 Star-RCXT

层次化物理验证 Hercules

门级静态时序分析 PrimeTime

高质量的IP库 DesignWare Library

自动测试向量生成 TetraMAX ATPG

Mentor graphics EDA软件

具有EDA全线产品，包括：

仿真工具Eldo、 ModelSim等 ;

验证工具Calibre 系列；

IC设计工具icstudio；

FPGA设计系统;

IC测试软件FastScan 、DFT、DFM等 ;

PCB设计系统

Zeni EDA软件

九天（Zeni）系统是熊猫（Panda）系统的改进版，由我国在80年代后期自主开发，面向全定制和半定制大规模集成电路设计的EDA工具软件。

覆盖了集成电路设计的主要过程，包括：

基于语言的和基于图形的设计输入，各个级别的设计正确性的模拟验证（ZeniVDE）；

交互式的物理版图设计（ZeniPDT）；

版图正确性验以及CAD数据库 （ZeniVERI）。

推荐用cadence软件，这个“最大”,呵呵~本人也用过，cadence ic5141 资料比较多，网上破解也比较全，个人电脑就能用（要在XP用得先装个虚拟机），现在已经有cadence ic610 的破解版了

目前，Calibre工具已经被众多设计公司、单元库和IP开发商、晶圆代工厂采用为深次微米集成电路的实体验证工具。Calibre具有先进的分层次处理功能，是唯一能在提高验证速率的同时，可最佳化重复设计层次化的实体验证工具。

Calibre DRC用于版图的设计规则检查，具有高效能、高容量和高精密度，还具有足够的d性，即便是系统芯片包含有设计方法差异极大的模拟与数字电路，也可以方便地进行验证。具体表现在以下几个方面：　

(1) 检查内容丰富准确：既包括简单的DRC规则检查，如宽度、间距、包含关系等的检查，又包括一些复杂的DRC检查，如天线规则、电流流向规则和导线密度规则等。本公司所设计SoC为数字模拟混合电路，采用Calibre DRC除进行了宽度、间距、包含关系等简单的DRC检查外，也进行了一些复杂的DRC检查。其结果得到了台积电等晶圆厂的认可。　

(2) 档执行方式可选：执行DRC档时，可以采用命令行的方式，也可以采用图形接口方式，Calibre Interactive-DRC是Mentor Graphics公司推出的Calibre实体验证的新版本(Calibre Interactive)，它已作为Cadence Design Systems公司全定制设计环境Virtuoso的插件。现在，Virtuoso的用户能够直接从Virtuoso中调用Calibre Interactive进行工作。对于规模较小的版图应用Interactive非常方便而且直观的图形化接口便于初学者使用。在我们的计划开发过程中，同时用到了这两种方式。对于全定制版图，经常要选用图形接口工具Calibre Interactive-DRC，对于自动布局布线出来的SoC版图，我们采用了命令行的形式，可以快速地得到DRC检查报告。　

(3) 结果浏览快捷方便：透过Calibre RVE(Results Viewing Environment，验证结果视图环境)和版图编辑器分析DRC的结果进行查错，准确快捷，一目了然。RVE可以指出错误类型和数目，使用Highlight命令可以直接标明版图中的出错地方(图2)，可以很方便地修正版图中的错误。无论是规模不大的模拟电路，还是大规模的SoC电路，其DRC检查都可以透过启动RVE，对照版图和分析DRC结果档，可以快速修改错误或进行最佳化。　

RVE能够同常见的版图环境实现自动整合，这些版图环境包括：Mentor Graphics的Calibre DESIGNrev和IC Station以及Cadence的Virtuoso和Seiko，Avant!的Apollo和Enterprise等工具。在我们的设计中使用的是Virtuoso。　

(4) 多执行绪能力：Calibre的多执行绪技术(CalibreMT)提供多CPU环境下的杰出性能。Calibre几何划分版图层次化使之成为上千个独立的'执行绪'支持多处理器工作站或者服务器应用，每一个执行绪可以在独立的处理器上执行，这样的结构对性能的提高是巨大的。简单的'turbo'命令行选项就可以实现高性能的CalibreMT的调用，而不需要任何辅助文件或者设置约束信息的支撑。CalibreMT支持多CPU高度灵活的结构并且不会导致RAM的大量增加。　

Calibre LVS简介　

Calibre LVS是一个出色的版图与线路图对比检查工具，具有高效率、高准确度和大容量等优点。Calibre LVS不仅可以对所有的'组件'进行验证，而且还能在不影响性能的条件下，处理无效数据。主要表现在以下几个方面：　

(1) 执行模式快捷方便：Calibre LVS有两种执行模式，即命令行模式和接口模式(Calibre Interactive-LVS)。采用命令行模式可以快速输入控制命令，快速执行，其结果精确稳定。Calibre Interactive-LVS能够自动选择验证正被编辑的单元，并且能够选择所有的Calibre执行时间选项以及标准文件的规格。该验证技术，允许用户选择特定标准文件以及独立规则和规则组的任何子集。GUI可控制普通使用的LVS选项，并记录执行设置过程。当采用修改控制或冻结标准档时，它可将执行配置数据传给Calibre。其接口友好，使用方便。我们在做LVS过程中，对于规模较小的模拟电路和数字模拟混合电路，一般采用方便的图形接口模式(Calibre　

Interactive-LVS)进行对比检查，这样可以在启动RVE后，对照LVS结果文件和版图，将电路(或者网表)和版图直接对应起来检查，非常方便；对于大规模的SoC电路，由于命令行方式输入简单直接，执行速度更快，执行结果稳定精确，这次就采用了命令行方式来执行LVS，获得了极大的成功。

(2) 多种比较方式可选：Calibre LVS可以进行版图与电路图(layout vs shematic)和网表与网表(netlist vs netlist)的方式对比检查，还可以单独从版图撷取网表。而且，透过v2lvs命令，可以将自动布局布线所产生的verilog网表转换成spice网表，然后与自动布局布线的版图进行对比，作业简单方便，结果精确。由此可见，可以根据不同需要，在LVS验证过程的不同阶段，灵活地选择比较方式，以获得最有效的执行和最佳的结果。

(3) 侦错方便快捷：当执行完LVS后，Calibre LVS会产生一个结果报告，明确指出出错类型和数目，并且可以对层次化中的每个模块都有一个完整的LVS报告，简单明了。这个报告还能明确指出短路(特别是电源和地短路的情况)、开路、浮空或孤立的nets、pin swapping以及软连接等问题。Calibre LVS还能产生一个详细的结果数据库，其中包括原理图网表、从版图抽取的网表、结果报告、版图中的组件及连接关系等。这样透过RVE来读取这些数据，就可以在版图和网表中准确地Highlight有错误的地方(图1)。

由此可见，Calibre LVS所产生的结果文件结构清晰，又可以透过RVE来准确定位，能有效地帮助用户快速地消除错误以降低设计风险，这在我们计划的开发过程中得到了完全的体现。由于时间紧迫，致使后端设计时间相当紧张，正是Calibre LVS能准确无误、快速地查出短路、开路、浮空或孤立的网络、接脚、软连接等问题，还能很好地识别晶体管、闸级电路和模块级电路，才使得我们按时地完成了百万闸级的信息安全SoC的设计。　

在反复使用Calibre LVS的图形接口的执行方式和命令行方式过程中，发现Calibre LVS图形接口的执行方式方便快捷，但是其稳定性不如命令行方式好，若能加以改进，则能进一步提高验证精准度。

总结：Calibre工具作为ASIC特别是SoC的实体验证工具，正成为设计公司的设计与半导体制造公司交接的标准框架。Calibre DRC和Calibre LVS使用方式灵活快捷，验证准确精密度高，结果浏览一目了然；加上Mentor Graphics公司能及时提供高水平的技术支持，因而可以快速地消除错误，降低设计成本，减少设计失败的风险。

以上就是关于什么是pcb软件全部的内容，包括:什么是pcb软件、版图设计用什么软件、cadence17.2怎么打补丁等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！