-
基于FPGA的DCM时钟管理单元概述
看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时钟管理单元。1、DCM概述DCM内部是DLL（Delay Lock Loop结构，对时钟偏移量的调节是通过长
-
高加速度条件下的时钟源管理设计
在高加速度环境下，由于石英晶体振荡器本身的机械特性，它在100000g的情况下，自身就有损坏的可能。而硅振荡器启动一致和快速，不像RC电路那样易受到性能欠佳问题的阻扰。标准的硅片制造和组装技术意味着，
