在进行FPGA设计时候，除了一些算法验证等应用，其他情况下都需要FPGA和控制器进行数据交互（通信）。通用一点说，所有CPU的数字通信接口都可以和FPGA进行通信，在这里我们将相关接口简单分类，这里的

本文将对源同步定时如何优化高速接口时序裕量进行讨论。时序预算是对系统正常工作所需时序参数或时序要求的计算。为了使同步系统正常工作，其时序需求必须在一个时钟周期内满足。对时序的预算涉及到许多因素，包括对

NRE接单增加，创意展开28nm技术研发创意电子(Global Unichip Corp.)日前公布2009年第四季及全年营运绩效，总计2009年营收总计82.7亿元，较去年92.8亿元衰退11%，

创意电子(Globalunichip)宣布推出每秒千兆位(Gbps)等级的高速接口全方位量产解决方案，包含了完整的硅智财(IP)、芯片布局、芯片与封装的协同设计(chip+packageco-desi