目前，花费在时序收敛与签收（TIming closure and signoff）上的时间接近整个设计实现流程时间的40%，复杂设计对实现时序收敛提出了更高的要求。但在Cadence公司芯片实现之签收

中国，2013年5月24日——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS） 今天宣布，台积电（TSMC）在20纳米制程对全新的Cadence® Tempus™时序签收解