-
基于DSP和赛灵思Spartan-6的SDR系统设计与实现
CriTIcal Link公司的某客户需要针对多个应用开发一个扩频无线电收发器。该客户已经开发出一套算法,准备用于对信号进行调制和解调,但他们却缺少构建完整系统的资源和专业知识。客户希望利用软件定义无
-
Nest和Honeywell两款恒温器的拆解比较
关键词: 恒温器 , Nest , Honeywell , 物联网家庭自动化产品是许多消费者接触物联网(IoT)的入门应用,因此,探讨供货商如何针对这一市场而进行产品的设计,是一件再合适也不过的事了。
-
基于AT89C51和HX711的数字显示称重仪的硬件电路设计
本文设计的数显称重仪是基于电阻应变式传感器、以单片机为控制核心的称重控制显示系统,测量范围为0-10kg,测量精度±2g,液晶屏显示测量数据,同时可将多次测量数据通过串口送计算机显示。该系统具有精度高
-
麒麟980和苹果a12对决 移动芯片下半场要比什么
在每天变化的科技领域回想历史,是一件很有意思的工作。2年前,广大媒体同行还在质问会不会有所谓移动AI芯片;1年前的今天,麒麟970确实让移动AI话题成真了,接着是各家厂商的跟进与布局,移动AI港口彻底
-
创建ZYNQ处理器设计和Logic Analyzer的使用
我们的目的是创建一个Zynq Soc处理器设计,并用Logic Analyzer来调试我们感兴趣的信号。首先,打开Vivado,创建一个工程。添加这几个IP核,点击Run ConnecTIon Aut
-
合理使用JTAG和IMPACT帮助你调试FPGA不能启动的问题
本来想着把GTX后面两篇博文找时间写了,但是最近实在是忙,一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子,下面先和大家分享一下调试心得。最近调试一块新的ArTIx7板子,遇到了一个很奇怪
-
关于高阻态和OOC(out of context)综合方式
Xilinx Vivado工具支持仅将系统设计的一部分进行综合,即OOC(out of context)综合方式。OOC综合方式的流程就是将设计的某个模块单独完成综合 *** 作,这会带来如下可能性:通过综合
-
Opencv移植和Zedboard测试
继上次生成了ARM架构的链接库之后,我们要把他们拷贝到装载有文件系统的SD卡中即可,在拷贝时,最好是usrlib下实践一:将那些lib拷贝到U盘里面,因为之前跑过demo,里面就是一个简易的lin
-
SDN和NFV在接入网和核心网的最新趋势
现今,有线和无线技术正在竞争下一代接入网络的支配权。由于带宽的巨大需求,光网络仍会在接下来的发展中扮演着主要角色。其中,PON是公认的宽带架构。这种技术能够促使网络融合,比如,开发电话网络的移动前传和
-
利用Zynq SoC和机器学习打造智能工厂
随着工业的不断发展,现在很多工厂都已经使用数控机床等设备来提高生产力,但是也暴露出一些问题,比如一台数控机床发生严重故障,不仅会导致整个生产流水线的停工造成严重的经济损失,同时也严重耽误了产品生产周期
-
三轴陀螺仪和六轴陀螺仪的区别_六轴陀螺仪和九轴陀螺仪的区别
陀螺仪,是一种用来感测与维持方向的装置,基於角动量不灭的理论设计出来的。陀螺仪主要是由一个位於轴心可以旋转的轮子构成。 陀螺仪一旦开始旋转,由於轮子的角动量,陀螺仪有抗拒方向改变的趋向。陀螺仪多用於导
-
华为与中国体育和联通携手实现了乒乓球台360度自由旋转的优异体验
2020年4月18日,当乒坛“绝世高手”张继科与39岁的原全国冠军,被称为“地表最强主播”的侯英超展开“线上激战”的时刻,已被疫情压抑多日的广大乒乓球球迷们,终于能够凭借流媒体的承载,体验到阔别多时的
-
赛灵思DCM概述和应用技巧
DCM:即 Digital Clock Manager 数字时钟管理,关于DCM的作用: 顾名思义DCM的作用就是管理,掌控时钟的专用模块。能完成分频,倍频,去skew,相移等功能。关于DCM的结构&
-
FPGA全局时钟和第二全局时钟资源的使用方法
与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等,如图1所示。1.
-
PLL和DLL:都是锁相环,区别在哪里?
一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样的家伙。
-
FPGA和单片机有什么区别呢?
近期,有很多老师、学生以及我的同行问起我这个问题,同样我的学生也会问我这个问题?因为在国内高校电子信息类专业同时开设这两门课程,学生学习完这两门课程就感到困惑。这些困惑无非就是不知道两者之间的区别和联
-
深入分析verilog阻塞和非阻塞赋值
原文链接:学verilog 一个月了,在开发板上面写了很多代码,但是始终对一些问题理解的不够透彻,这里我们来写几个例子仿真出阻塞和非阻塞的区别,我们先上代码module LED ( CLK,
-
XPS中的时钟模块和复位模块
Clock Generator模块:端口说明:CLKIN为外部输入时钟,如果是外部差分时钟信号,在MHS文件的PORT行指定*_p、*_n管脚均为同样的Net,如dcm_clk_s,差分极性分别指定正
-
按键消抖的原理和基于verilog的消抖设计
按键开关是各种电子设备不可或缺的人机接口。在实际应用中,很大一部分的按键是机械按键。在机械按键的触点闭合和断开时,都会产生抖动,为了保证系统能正确识别按键的开关,就必须对按键的抖动进行处理。在系统设计