如何用Verilog设计一个异步清0、同步时钟使能和异步数据加载型8位二进制家法计数器？

1、在jsp或者html中使用jquery发送ajax请求，这里是获取后台的某个接口。

2、只需要修改ajax请求中的async参数即可，async是异步的意思，如果需要设置同步，只需要设置为async=false。

3、设置成异步只需要修改async=true就是异步了，javascript代码运行时并不会等待ajax返回结果，而是直接向下执行。

4、为了测试完整，这里贴出后台接口的大概处理代码。

是这样的 你定义的reg count=3'd000这句话里面的3'd000的3代表的是2进制数的位数，然后你查看仿真波形的时候看的是2进制的数据，也就是说你定义的count是三位的2进制数。

建议的修改方法是：把3修改为十进制数111的二进制数的位数。然后你要是想看十进制的仿真图形的话就在软件里面设置显示十进制，如果不修改显示进制的话看起来时很多位的二进制数

不知道我说明白了没有 没明白的再问

首先要在所有代码的最上面定义时间标度：

`timescale 1ms

然后你如果要让某个 *** 作在1ms后实现就可以用下面的语句：

#1 C=a[1]

过了1ms的等待时间之后，端口a[1]的值就会赋给C

---