如果是自己设计时钟源,方案也很多,555时基、文氏桥+比较器、无源晶体+振荡电路+分频器、LC振荡等等。
数字电子钟multisim仿真后不动是译码器的问题。译码器高电平不能悬空,译码器与数码器之间要加上200Ω左右的限流电阻。数字电子钟是一种利用数字电路来显示秒、分、时的计时装置,与传统的机械钟相比,具有走时准确、显示直观、无机械传动装置等优点,而得到广泛应用。欢迎分享,转载请注明来源:内存溢出
如果是自己设计时钟源,方案也很多,555时基、文氏桥+比较器、无源晶体+振荡电路+分频器、LC振荡等等。
数字电子钟multisim仿真后不动是译码器的问题。译码器高电平不能悬空,译码器与数码器之间要加上200Ω左右的限流电阻。数字电子钟是一种利用数字电路来显示秒、分、时的计时装置,与传统的机械钟相比,具有走时准确、显示直观、无机械传动装置等优点,而得到广泛应用。欢迎分享,转载请注明来源:内存溢出
评论列表(0条)