dc产生的文件

其中.def 为做dft时会用到

.sdc(standard delay constraint)

.ddc是synopsys产生的特有的文件，所以后端版图工具只清脊有synopsys公司的后端软件才能识别。

其他公司的后端版图软件一般识别.v和.sdc文件兄伏。

write_scan_def -out <my_design.def>

write_sdc <my_design.sdc>

set_isolate_ports -type buffer [get_ports q_o]

为输出端口插入隔离单元，插入的类型有两种 buffer 和反相器，当你的电路出现反馈结构，输出端口会影响综合结果。

set_app_var verilogout_show_unconnected_pins true

让D触发器的Qn (Q的取反端)显示出来。

set_app_var bus_naming_style {%s[%d]}

设置总线命名规则：

字符羡正携串[数字]

首先经过DCM的倍频时钟是与原埋渣时钟同相的（如果你不设置偏移的话）。 那你想，对伏液冲一个输出时钟进行时钟偏移设置，总不能相对它自己做偏移吧？ 肯定是相对输入时钟做偏移，至于偏移量，你确定RX_CLK_IBUFG是140MHZ的时钟？ 好像倍频后的时钟输出不缺歼是这个名字。

---