verilog如何写寄存器读入读出

方法如下：

verilog中数据的写入分为三陆明步：

1、 $fopen()打开态腔文件。

2.、$fwrite()写入相应data 。

3.、$fclose()关闭文件。

Verilog可以从五个层次对电早闭告路（系统）进行描述，包括:系统级、算法级、寄存器传输级（即RTL级）、门级、开关级。我们平时用的最多的为RTL级，故Verilog代码也经常被称为RTL代码。

while(k<9'd128)begin这个循环下面没有时间延迟，所以如果k<128,，会死循环在这个while中；

应该帆没加上时笑慎钟吧。例如

while(k<9'd128)begin

@ (posedge clk)

$fwrite(fpw,"%h\n",r)//碰轿敬r模块数据输出端

end

---