1、先在综合中设置保持层次,以便在chipsope中保持原电路代肆弯码结构睁雹链。
2、右键Synthesize->ProcessProperties。
3、添加CDC文件,给ChipScope使用。
4、完成以上步骤就可以正常使用了。
“这里有一点,之前在生成CDC文件时,我选择的clock port也是和这个clk信号连接的,不知道这样会不会有问题?”这亩歼个问题很严重:clk是时钟,不能抓自己。
.最后,滚运我点击了 "run"(就是那个三角形按钮) 去抓取数据,但是没有任何的sample 被抓到。
看看有没有说“Wait for Trg”如果有设置触发条件但是没有符合,一直等待。
如果说“slow or stopped clk”说明时钟没有正确接入或者根本没有时钟,仔迅备冲细检查。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)