多个verilog文件怎么共用一个变量

例如一个变量x，在module define里面定义，你想在module fx中调用蠢首，可以建立bdf文件，将各个.v文件形成元件，在define.v中将x设置为output，带春数在fx.v里设置一个input x（也可以换个名字），将两个端口连接就好了。如果用模块调用的话挺麻森源烦的。宏定义我没用过，看看别人的吧。

1、首先，在项目上右键，点击New Source创建新的代码文件。

2、选择User Document创建自定义的文本文件。

3、败兆枝创建察敏好后，在下方切换到Files面板，双击打开该文件，按照自己喜欢的形式输入数据。

4、数据文猜敬件写好后，就要编写Verilog测试模块读取该文件并对模块进行测试了。在项目上右键，点击New Source，接着选择Verilog Test Fixture，输入文件名并继续，选择待测模块，接着创建文件。

5、编写以下代码。

6、在仿真模式下运行仿真，效果如图。

---