cadence出漏板的小技巧

cadence出漏板的小技巧如下：

1.在allegro中取消花焊盘(十字焊盘)，

setup->designparameter->，

shape->editglobaldynamicshapeparameters->Thermalreliefconnects->，

Thrupins,Smdpins->fullcontact，

2.allegro中设置等长，

setup->constraints->electrical->net->routing->MinMaxPropagationdelays，

选择要等长的net->右击->create->pinpair->选择pin，

修改propdaly的min和max项。

第一个图是Cadence 或者Mentor中的差分对布线为实现多组等长或者阻抗匹配而进行的长度调节后的形状。第二个图是DXP中正常状态的差分对。没有必要去追求像第一个图那样的形状，因为那个是特定需求下才使用的；不过如果你确实也有这个需求的话就另当别论了。如果你需要进行差分对布线长度的条件，先按照常规布好差分对，然后快捷键T I 调出差分对线长条件工具，然后就可以按照你的需要来调节长度以及需要的形状，比如像图一一样的形状

因为项目需要， 最近在学cadence，虽然之前有所接触，但是并不是非常熟悉，借着项目，对cadence进行了系统的学习与应用，现将自己个人的体会总结如下。

我使用的cadence版本是16.6，版本还算比较新，具体的安装以及破解网上一搜一大把，这里就不说了。对于cadence，常用的功能就是原理图绘制和pcb图的绘制，最快的学习方法就是看视频教程，可以参考“于博士cadence教程”，讲的还是比较详细的。

原理图的绘制主要有以下几个步骤:1.原理图库的绘制。cadence中库中不可能将你若需要的器件都包括，所以学会库的制作很重要。2.原理图的绘制，根据你设计的电路，绘制原理图。3.原理图drc检查，检查原理图中是否有错误或者未连接的网络。4.生成boom表。总体来说，原理图的绘制比较简单。

pcb的绘制主要有以下几个步骤:1.元器件封装的制作（这个比较重要）。所以类似华为这样的大公司一般都有专门的人员去进行这项工作。封装设计的合理和正确性直接决定pcb板子的成功，这里推荐大家使用专门的封装设计工具lp wizard,这个工具是依据ipc标准生成的，只要你输入元件的部分参数，软件就会自动生成元件封装尺寸的信息，也可以直接导出cadence格式的封装，还是比较好用的。2.生成网络表，一定要正确无误，有错误和警告一定要更改。3.在allegro中，导入网络表，放置板子外框，禁止布线框，禁止摆放框。4.布局（重要且费时间）。推荐使用原理图交互布局，按照原理图功能模块进行布局。5.设计叠层，设定规则并进行布线工作。这个规则中比较重要的是规则的设置，主要有电气规则，物理规则，间距规则的设置，电气规则主要是对差分对，布线总长以及等长的设置，物理规则是对导线宽度的设置，间距规则是对线间距，线与封装，封装间距等等的规则设置，拉线的话那就是体力活了，当然在布线是可能需要调整布局，这个具体情况具体实施。6.铺铜。7.drc检查检查，这个一定要进行。8.出光绘。导出pcb生产厂家所需要的文件。

    好了，cadence基础的使用过程及方法就是这么多，还有他的仿真功能，也是非常实用的，当然，这些都是基础的。它的很多其他功能都有待学习与探索，比如si高速电路设计与仿真，sip设计等等。大家有空可以去eda365论坛看看，上面有很多大牛设计的板子，可以拿来学习和参考，也是非常不错的。

  最后，我想说的是学习一门软件最有效的方法就是去应用和使用它，当你用过之后，你会发现原来是这么一回事，哈哈！

---