xilinx 约束文件编辑问题，ucf文件中二行代码看不懂，请高手指教，代码在问题补充中

place the inst "伍汪察ram_tdp2_ins" to the location RAMB36_X1Y9

place the inst "GT_i" to the location GTP_DUAL_X0Y4

用FPGA editor 看综合产生的NCD文件，就可以看到具体的path 和各个component的位陵扮置。各个模块的位置用X Y 轴来表示， 例如这里的 RAMB36_X1Y9 GTP_DUAL_X0Y4。

LOC defines where a design element can be placed within an FPGA. It specifies the absolute placement of a design element on the FPGA die. It can be a single location, a range of locations, or a list of locations. You can specify LOC from the design file and also direct placement with statements in a constraints file.

综合的时候 XST会尽量把相关的inst 放到一起，来缩短path delay。但是XST 一是没有那么智能，二是有很多很多的bug（法国人做的）， 有的时候会把相关的inst放的比较远，造成timing error，这个时候可以用这个LOC 来固定一些inst的位置来解腔茄决问题。

这个“5ns”是指clk_200m_p管脚的输入枯绝孙时钟源的周期:

这是用来分析内部逻辑能否跑到5ns的约束，跟你真正的输宏举入时钟无关，你没链可以输入100M也可以输入50M。但是它会按照200M去分析。

ps：后面问题，加分再回答~

---