ARM 处理器 PC程序计数器求讲解

你的误解在于：PC是指的Architecture上的那个寄存器r15，还是指的当前取指的地址？这是两个不同的概念。

你提到“一”中的那个PC，实际上指的是r15；

你提到“二”中的那个PC，指的是当前取指的地址，也就是output给i-cache的值。

ARMv8-A提供了31个64位的通用寄存器，始终可以访问，并且可以在所有异常级别访问。 在AArch64执行状态下，每个寄存器（X0-X30）都是64位宽度。 宽度增加有助于减少大部分应用程序中的寄存器压力。

每个64位通用寄存器（X0 - X30）也有一个32位的格式（W0 - W30）。

32位W寄存器构成相应的64位X寄存器的下半部分。 即W0形成X0的低位字，W1形成X1的低位字。

从W寄存器中读取时，忽略对应的X寄存器的高32位并且保持他们不变。 写入W寄存器将X寄存器的高32位设置为零。 因此，将0xFFFFFFFF写入W0会将X0设置为0x00000000FFFFFFFF。

特殊寄存器

除了31个（X0到X30）个ARMv8-A核心寄存器之外，还有几个特殊的寄存器。

在AArch64中执行时，对于每个异常级别，异常返回状态将保存在以下专用寄存器中：

下表按异常级别标识特殊寄存器：

异常级别的特殊寄存器

程序调用标准（PCS）还定义了一个专用的帧指针（FP），通过可靠地展开堆栈，它使调试和调用关系图分析变得更加容易。

零寄存器

零寄存器的名字暗示着什么。

零寄存器忽略所有对它的写 *** 作，并且所有对它的读 *** 作都返回0.您可以在大多数（但不是全部）指令中使用零寄存器。

堆栈指针

堆栈指针（SP）是一个指向堆栈顶部的寄存器。 选择使用的堆栈指针在某种程度上与“异常”级别是分开的。 默认情况下，发生异常时会为目标异常级别选择堆栈指针（SP_ELn）。 例如，发生EL1异常时选择SP_EL1。 每个异常级别都有自己的堆栈指针。

但是，当在AArch64中，异常级别的不是E0时，处理器可以使用下面中的任何一种：

SP不能被大多数指令引用。 但是，一些算术指令，例如ADD指令，可以读写当前的堆栈指针来调整函数中的堆栈指针。 例如：

程序计数器

程序计数器（PC）保存当前的程序地址。 它不能被数字引用（就像通用寄存器文件的一部分一样），因此不能用作算术指令的源或目的地，或作为加载和存储指令的基址，索引或转移寄存器。

那些可以读取PC的指令是那些具有计算PC相对地址功能的指令（ADR，ADRP，字面加载和直接分支），以及在链接寄存器中存储返回地址的“分支并链接”指令（BL和BLR）。 修改程序计数器的唯一方法是使用分支，异常生成和异常返回指令。

使用计算PC相对地址的指令读取PC时，读取的PC值是该指令的地址。 与ARMv7-A不同，不存在4或8字节的隐含偏移量。

异常链接寄存器（ELR）

异常链接寄存器保存要在异常后返回的地址。

https://developer.arm.com/products/architecture/a-profile/docs/100878/latest/registers

ARM A系列寄存器的情况

这是寄存器的总表，下面是CPU的各个模式，上面的纵轴就是寄存器组。

CPU在运行的时候为什么会有寄存器？

想象CPU是一个圈一直在运转，然后寄存器里面有大量的指令，这些指令不知道从哪里来的，但是一般情况下我们的程序在计算我们的程序，我们的程序一般是放在内存里面的，它从内存里面把这些程序读进来之后，在运行，但是如果现在这个程序在运行时异常，那么就要进行CPU状态的切换，除了状态切换之外，当前的一些数据结果需要进行一个保存，但是如果要把这个结果存到内存去，内存并不稳定并且很慢，所以就要想办法能不能找到一个临时空间保存一下，这就是为什么会诞生寄存器。

设置寄存器的原因就是为了更好的去控制和达到效率，ARM体系为了很好的去控制CPU，设定了哪些寄存器？

User纵轴上的十三个寄存器称为通用寄存器，R13是一个比较特殊的寄存器，也叫做SP，就是占指针的寄存器，就是指向某一些占空间，R14是LR，就是连接寄存器，它肯定是去连接某一个地方。R15是PC，这是程序计数器，这是CPU在每一个空间切换的时候的计数器，最下面那个也就是APSR或者CPSR，PSR就是程序状态寄存器，A代表应用程序状态寄存器，C代表当前程序状态寄存器。

在往下就类似于R17，只不过它叫做SPSR，S就是以保存程序代表寄存器或者我们也可以称为存储状态寄存器，通过这些我们大概把寄存器了解了。

那么这上面分为通用的，那么下面就是特殊寄存器，从横向来看，我们可以看到在USR模式下面，这样寄存器挺全的，但是USR下面没有SPSR，就是没有存储状态的寄存器，然后FIQ快速中断模式下面面是共享R0到R7，意思就是这些模式下的R0到R7它们与USR模式下的R0到R7是共享的，这样如果存储一些数据在R0到R9下面，突然发生异常，切换到另一个模式，那么我们就应该要想办法把这个存取一下，因为另一个模式可能也要往这里面写东西，那么写之前就应该把USR模式下的先保留一下，到时候退出解决后在还原回来，所以我们要一个R0到R7这块寄存器是共享的，同样FIQ后面几个模式的R8到R12也是和USR共享的，只有FIQ是自己独有的，同样的我们在看到PC计数器也是共享的，还有SPSR也是共享的，但是SPSR每个状态都有自己独有的。

APSR应用程序的一个寄存器，它只在USR下面叫做APSR，其他模式下面叫做当前程序存储寄存器。

总结

1，R0-R12是通用寄存器，放通用数据然后每个寄存器都是32位的。

2，各个模式的R0到R12与USR模式是共享的（除了FIQ，R8-R12），PC，CPSR是共享的。

3，USR模式没有SPSR

SP：栈指针，存储栈地址，比如有个CPU，然后还有个外部资源也就是内存，我们想象CPU在程序跳转的时候在运行是最核心的ALU单元，然后外部资源存储着程序A和程序B还有程序C，实际上在CPU在读程序A的时候，可能下面的时候会跳到程序B单元，这个时候它可能不知道地址在哪里，那么这个时候就存储在SP这个寄存器里面，SP这个寄存器表示后面将要执行的程序。

LR：链接寄存器，存储于程序返回地址。这个链接寄存器主要用在函数A和函数B，A正在运行时，突然要调用B，那么就引了一个分支了，然后这个函数B去运行，运行完之后还是要返回到最初然后继续往下走，那么这个时候返回值应该要有个记录，这就是链接寄存器。

PC：程序计数器

APSR/CPSR：应用程序状态寄存器/当前程序状态寄存器。

SPSR：已存储程序状态寄存器。想象一个程序正在运行，这个程序当前状态正常，这个状态就先把它保存到CPS里面，这个时候突然发生异常，那么当前状态就应该变成异常，就把这个状态存到CPSR上面，但是异常处理完了之后，我们希望还是能够回到之前那个状态，但是这个时候当时的状态已经被清理掉了，这个时候我们就可以用SPSR把原来那个状态保存，这样当状态在发生改变的时候，要还原就可以去SPSR里面读取之前那个状态，这就是它们之间的关系，就类似有一个A的变量，给A这个变量赋了一个值，然后还赋了一个新值，但是又希望原来那个值要保存，所以有个变量B，然后把变量A赋给变量B。

原文链接： http://www.maiziedu.com/wiki/arm/register/

---