如何能读取CPLD内部程序

保证你程序编译正确点击工具栏上的programmer按钮或tools->programmer在handware setup中选择你的仿真器，在这之前你应该已经将仿真器连接至电脑，并成功安装了驱动。在mode中选择下载模式，一般常用的有两种模式JTAG和Active Serial Programming.JTAG模式下载快，但是断电后丢失。ASP模式直接将程序固化到硬件，下载后不丢失。这里直接选择ASP模式(我这里以FPGA下载过程为例,CPLD好久没用了,好像CPLD没有JTAG模式，大体都一致，你试一下就行)。选择你要下载的文件，勾选Program/Configure.点击Start开始下载，下载完成，从新上电，程序开始运行。

目前大多数CPLD只支持JTAG一种加载模式，把jed文件通过JTAG下载进去就ok了，掉电绝对不会丢失。因为CPLD在片内集成了一小块FLASH，专门用来存配置文件，这是FPGA所不具备的。FPGA不论哪种加载方式掉电都是会丢失的，上电要重新加载。JTAG是直接对FPGA的SRAM进行编程，而AS模式是external FLASH的数据在上电时自动被FPGA读入完成加载。

其实这种情况在使用Quartus II来仿真时是很常见的！

“Cannot fit the design into any of the specified devices with the selected implementation options.”意思是你所选择的那款CPLD\FPGA不能实现你设计中的要求。

解决方法很简单：只需要选用另外一款能实现你设计要求的一款CPLD\FPGA即可！

---