VHDL的顶层文件应该怎样设计???

顶层使用原理图时，首先应该把各个底层文件转变成元件符号（File--Create/Updata--Create Symbol Files for Current

File），然后就可以建立一个.bdf 的顶层文件了，在里面使用画图方法将各个元件符号联结起来

所谓“顶层设计文件”，是指你的设计模块中，包含所有小模块的那个最大的设计模块。

如果借用软件设计的概念，就是“主程序（主函数）”，因为主程序将调用所有的子程序(函数)，当然，子程序(函数)也可能调用更低层次的子程序(函数)。一个模块化设计的程序中，可以有很多个子程序，但只有一个主程序。

同样，一个模块化设计的硬件系统中，可以有很多个电路模块，大一点的模块中还可以包含一些小一点的模块，但整个硬件系统是一个最大的模块，它就是所谓的顶层设计文件。

在顶层设计文件的结构体中，可以用多个元件例化语句描述这个硬件系统中有几个模块，以及各个模块之间的连接关系；如果某个模块内的关系比较简单，还可以直接用并行信号赋值语句描述其数据流，或者用一个进程语句描述其行为。

在顶层设计文件的结构体中，每个并行语句都描述了一个电路模块，有几个并行语句，就有几个电路模块。

---