vivado中的一个bug，重金求解

输入正确代码解决：

initialbegin#0key1=0key2=0key3=0#10000000key1=1key2=0key3=0#1000000key1=0key2=0key3=0#10000000

key1=0key2=1key3=0#1000000key1=0key2=0key3=0#10000000key1=0key2=0key3=1#1000000key1=0key2=0key3=0end。

扩展资料：

vivado中的一个bug出现的原因：

“All-Programmable”器件不只是涵盖可编程逻辑设计，还涉及到可编程系统集成，要在更少的芯片上集成越来越多的系统功能。为了构建上述系统，我们会面临一系列全新的集成和实现设计生产力瓶颈，这是必须要解决的问题：

集成瓶颈，集成C 语言算法和RTL 级IP，混合DSP、嵌入式、连接功能、逻辑领域，模块和“系统”验证，设计和IP 重用，实现瓶颈，层次化芯片布局规划与分区，多领域和多晶片物理优化，多变量“设计”和“时序”收敛的冲突，设计后期发生的ECO及变更引起的连锁反应

vivado软件运行是需要一定量内存的，如果机器内存不够，那就会频繁出现内存溢出报错的情况。

Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado工具把各类可编程技术结合在一起，能够扩展多达1亿个等效ASIC门的设计。